数字电路与逻辑设计

1、第 PAGE 4 页 共 NUMPAGES 5 页一、选择题（每空1.5分共21分）1、十进制数55的等值二进制数是 C 。A、 (001101)2 B、(110101)2 C、(110111)2 D、(111010)22、二进制数(10111011)2的等值十进制数是 D 。A、 157B、 127C、 155D、 1873、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是 。A、 与门 B、异或门 C、 或非门 D、 同或门 波形图（题3）4、欲使JK触发器按工作，可使JK触发器的输入端 。A、J=K=1 B、J=0,K=0 C、J=0,K=1 D、J=1,K=0 5、十六选一

2、数据选择器，其控制输入端有 个。A、.2 B、3 C、4 D、86、8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。A、1 B、2 C、4 D、87、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是 。 A、逻辑函数的最简与或式B、逻辑函数的卡诺图 C、逻辑函数的最简或与式D、逻辑函数的最大项之和8、下列关于下列运算的式子中，不正确的是 。 A、B、 C、 D、9、四位二进制减法计数器的初始状态为1101，5个时钟CP脉冲后其状态为 。 A、0000 B、1010 C、 1111 D、1000。 10、指出下列电路中能够把串行数据变成并行数据的电路应该是

3、。 A、JK触发器 B、3/8线译码器 C、移位寄存器 D、十进制计数器 11、已知下列结果中正确的是 。 A、 B、 C、 D、12、逻辑项的相邻项是 。A. B. C. D. 13、N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N2 D.2N14、在四变量卡诺图中，逻辑上不相邻的一组最小项为 。A、m 1 与m 3 B、m 4 与m 6 C、m 5 与m 13 D、m 2 与m 8二、填空题（每空1分共13分）1、基本逻辑运算有 逻辑乘 、 逻辑加 和 逻辑非 运算。2、时序逻辑电路的输出不仅和_当时的输入信号_有关，而且还与_过去时刻电路的状态_有关。3、

4、存储8位二进制数据需要 8 个触发器。4、CMOS集成电路 74HC138 是线译码器，译码器输出为低电平有效，若输入为 A2A1A0=101时，输出：为 ；其余端子输出为 。（0、1）5、逻辑变量只有 0 、 1 两种取值。6、A、B两变量进行同或运算，用基本逻辑运算表示为A B=AB+AB 。7、用来表示时序电路的状态转换规律及相应的输入、输出关系的有向图称为_状态图_。8、两片中规模集成电路十六进制计数器串联后，最大计数容量为。三、逻辑代数基础（共12分）1、用公式法化简下列函数（4分）2、用卡诺图法化简下列函数（每题4分）四、（10分）用“与非”门设计三变量电路。当输入变量A、B、C只要有2个或3个为1时输出1；否则输出为0。试完成：1、列出真值表；2、列出最小项式；3、化简为最简与或表达式；4、画出用“与非”门实现的逻辑图。五、（12分）试利用3线8线译码器74HC138和必要的与非门设计一个多输出的组合逻辑的电路。输出的逻辑函数式为 要求：（有必要的过程；变量连接说明；正确画出连线图。）六、（10分）试用8选1数据选择器74HC151产生三变量逻辑