EDA和RISC~V的发展机会

1、EDA：巨头探索革新设计方法学，国产自主可控仍然任重而道远EDA 巨头探索革新设计方法学。5nm 及以下工艺为集成电路设计带来了全新的挑战，包括指数级增长的设计规则、更加困难的高密度互联线设计、CNOD 漏电效应等。与此同时， AI、5G、汽车电子的发展，为集成电路带来广阔市场的同时，也带来了新的挑战。我们看到，Synopsys、Cadence、Mentor 等 EDA 巨头正在尝试用全新的设计方法学解决这些问题。Synopsys 提出前后端设计融合，乃至软硬件开发的融合。Synopsys 针对目前大量的EDA 工具和算法互不相通的局面，推出了前后端的统一优化的 Fusion Compiler

2、。Fusion Compiler 实现了从 RTL 到 GDSII，使用统一、可扩展的数据模型，逻辑综合和布局布线进行算法共享，进一步改进了 PPA、减少了 TTR。此外，Synopsys 还在尝试AI 芯片硬件设计和软件算法开发的融合。德赛西威采用Synopsys 的融合方法学（VDK），在芯片交付前即开始软件开发和测试，成功提前 12 个月完成了智能驾驶舱的设计。图表 1: 集成电路工艺与设计方法学演进图表 2: 大量的 EDA 工具和算法之间互不相通 资料来源：Synopsys，ICCAD 2019， 资料来源：Synopsys，ICCAD 2019， 图表 3: Synopsys 前后

3、端统一优化的 Fusion Compiler图表 4: Synopsys Fusion Compiler 的布局效果 资料来源：Synopsys，ICCAD 2019， 资料来源：Synopsys，ICCAD 2019， Cadence 的战略是智能化系统设计。Cadence 认为，摩尔定律并没有终结：第一个拐点是 20nm，这一节点的突破得益于 High-K 金属栅、FinFET 等新材料和新结构；第二个拐点是 5nm，这一节点的突破来自于工艺和设计的协同优化；而推动摩尔定律未来继续发展的将是，系统和工艺的协同优化。因此，Cadence 在继续强化自身EDA/IP技术的同时，将加大对系统设计

4、的投入，推出了和 Cadence 的 Voltus、Virtuoso、Allegro、Innovus 等设计工具无缝整合的电热协同仿真解决方案等。图表 5: Cadence 认为摩尔定律有三个拐点图表 6: Cadence 的智能化系统设计战略资料来源：Cadence，ICCAD 2019， 资料来源：Cadence，ICCAD 2019， 图表 7: Cadence 的系统设计创新图表 8: Cadence 拓展系统分析软件业务资料来源：Cadence，ICCAD 2019， 资料来源：Cadence，ICCAD 2019， Mentor 强调高层次综合对 IC 设计的提效降本作用。Ment

5、or 指出，随着 AI、5G 时代对各种不同类型芯片需求的爆发式增长，市场对于芯片设计的 Time To Market 以及成本都将更加苛刻和敏感。Mentor 认为，高层次综合（High-Level Synthesis，HLS）技术可以有效降低验证成本，提高 IC 设计效率，并且同一套代码可以快速重定向到不同工艺，便于寻找最优实现方案。图表 9: AI/机器学习的发展得益于高层次综合图表 10: NVIDIA 运用高层次综合减少 80%验证成本 资料来源：Mentor，ICCAD 2019， 资料来源：Mentor，ICCAD 2019， 图表 11: Google 运用高层次综合缩短一半

6、VP9 CODEC 设计时间图表 12: 高层次综合可以轻松重定向到不同工艺节点 资料来源：Mentor，ICCAD 2019， 资料来源：Mentor，ICCAD 2019， 国产自主可控仍然任重而道远。目前，Synopsys、Cadence、Mentor、Ansys 四家美国公司占据了全球 EDA 行业 90%的市场份额，我们认为 EDA 是我国半导体行业实现自主可控的关键瓶颈。Synopsys、Cadence、Mentor 三家 EDA 巨头都能提供前端到后端的全流程解决方案，其中 Synopsys 的优势产品有数字前端综合工具 Design complier（DC）、数字后端布局布线工

7、具 IC Compiler（ICC）、静态时序分析工具 PrimeTime（PT）等，Cadence 的优势产品有模拟电路设计和仿真工具 Virtuoso 等。我们认为，国产 EDA 发展的难点包括：EDA 工具链条长，虽然目前华大九天、概伦电子在部分点工具上有所突破，但完整可用的全流程工具链还需要长期的技术积累；EDA 厂商需要和晶圆代工厂密切配合，而我国目前先进制程代工也较为落后；我国的知识产权保护需要进一步加强。图表 13: 全球 EDA 市场现状图表 14: 国产 EDA 的难点 资料来源：国微集团，ICCAD 2019， 资料来源：国微集团，ICCAD 2019， 图表 15: 华大

8、九天发展目标资料来源：华大九天，ICCAD 2019， IP：开源指令集架构 RISC-V 开始加速落地“中兴事件”后，RISC-V 因开源特性倍受关注。RSIC-V 是一种基于精简指令集（RISC）的开源指令集架构，最早源于由加州大学伯克利分校于 2010 年发起的研究项目。2018 年 4 月，中兴通讯被美国商务部制裁事件后，RISC-V 由于其开源的特性受到了国内 IC 设计行业的高度关注，中国 RISC-V 产业联盟和中国开放指令集生态系统（RISC-V）联盟相继成立。图表 16: RISC-V 发展历史和标志性事件资料来源：SiFive，ICCAD 2019， 精简和灵活是 RISC

9、-V 的两大优势。1）精简指令和模块化设计：RISC-V 的基本指令仅 40 余条，并且采用了模块化的指令集，这不仅更方便开发者的设计工作，而且非常适合功耗低、代码体积小的嵌入式和 IoT 应用场景。2）架构灵活、可拓展性强：尽管 ARM 最新的 Armv8-M 指令集架构中也增加了自定义指令功能，但其能够提供的设计灵活性仍然远远不及 RISC-V。RISV-V 不仅预留了大量编码空间和用户指令，而且在 RISC-V 基金会的指导下，RISC-V 未来的拓展指令是由业界公司共同定义的，而非 ARM 一家公司。RISC-V 拓展性潜力巨大，其适合 MCU、AP、桌面级处理器、HPC 等各种类型的

10、计算系统。图表 17: RISC-V 的特点资料来源：芯来科技，ICCAD 2019， IoT 领域切入，RISC-V 开始加速落地。与智能手机、PC 等应用场景相比，IoT 应用场景繁多，对处理器的需求较为碎片化，同时对低功耗有着较高要求。我们认为，RISC-V 提供的精简和灵活的特性，十分契合 IoT 领域的处理器需求，这使得其能够从 IoT 领域最先切入，不断扩大市场份额。我们看到，随着 RISC-V 基金会快速壮大，RISC-V 的配套软件工具等生态体系不断完善，RISC-V 已经开始加速落地。图表 18: RISC-V 基金会成员数快速增长资料来源：RISC-V 基金会， SiFiv

11、e（赛昉科技）2018 年 9 月，华米科技和 SiFive 合作发布了“全球智能穿戴领域第一颗 AI 芯片”黄山 1 号，这同时也是全球第一颗 RISC-V 可穿戴处理器。此外，西部数据和 SiFive 合作，每年出货 20 亿颗基于 RISC-V 的芯片；比特大陆、嘉楠推出基于 SiFive 开源 IP 的 AI 芯片；英伟达也推出基于 SiFive 开源 IP 的产品等。图表 19: SiFive 的产品落地图表 20: SiFive CPU IP 产品系列 资料来源：SiFive，ICCAD 2019， 资料来源：SiFive，ICCAD 2019， 芯来科技全球第一款基于 RISC-

12、V 的量产通用 MCU 产品 GD32VF103 是基于芯来的 IP 核。此外，芯来还为晶晨半导体的 12nm 4K SoC 项目定制设计了超低功耗 RISV-V 处理器内核，用于控制子系统，已经成功量产。图表 21: 芯来科技处理器产品系列图表 22: 芯来科技 NICE 拓展方案 资料来源：芯来科技，ICCAD 2019， 资料来源：芯来科技，ICCAD 2019， 阿里平头哥2018 年 9 月，阿里平头哥（中天微）推出了支持物联网安全功能的 RISC-V 处理器 CK902， 客户包括松果电子、伏达半导体等。此外，平头哥还推出了采用 RISC-V 架构的玄铁 902 嵌入式 CPU、玄

13、铁 910 高性能 64 位多核 CPU 等 IP 核产品。晶圆代工：特色工艺发展成为焦点5G、AI、汽车电子的发展，是半导体行业发展的重要机遇，除了逻辑器件需求的增长外， 更重要的是其将带动 RF、功率、MEMS、2.5D/3D 堆叠封装等特色工艺需求的大幅增长。我们注意到，本次参会的台积电、格芯、联电、华力等晶圆代工厂都将重点聚焦特色工艺。台积电继续推进摩尔定律，强调全方位工艺制造能力：台积电认为，摩尔定律的推进并没有变慢，台积电依旧按原来的步伐向前走，目前正在研发 3nm 工艺。摩尔定律的继续前进主要得益于包括 EUV 光刻、新型晶体管架构（FinFET）、新材料（High-k/金属栅）

14、等方面的不断创新。台积电的半导体发展蓝图，以完整的生态系统为基础，三个方向包括工艺节点的微缩、3D 先进封装技术、以及软硬件协同提升能效比。在 Foundry 与工艺技术分论坛上，台积电除了介绍其逻辑工艺的最新发展，还着重强调了其全方位的工艺制造能力。台积电提供最先进的逻辑工艺、特色工艺，以及 3D 集成技术。图表 23: 台积电半导体发展蓝图图表 24: 台积电和 EDA/IP 厂商合作缩短工艺开发流程 资料来源：台积电，ICCAD 2019， 资料来源：台积电，ICCAD 2019， 图表 25: 3D 先进封装技术图表 26: 软硬件协同提升能效比 资料来源：台积电，ICCAD 2019

15、， 资料来源：台积电，ICCAD 2019， 图表 27: 台积电的特色工艺平台资料来源：台积电，ICCAD 2019， 联电：和舰表示，虽然联电停止了先进制程的研发，但是 2018 年联电的研发投入占收入比例仍超过 9%水平，这主要是投入了特色的工艺的研发。联电的优势工艺包括 RFSOI、ENVM、EHV 以及 ULP/ULL。图表 28: 联电维持研发投入水平图表 29: 射频前端需求驱动 RFSOI 工艺三大方向 资料来源：和舰，ICCAD 2019， 资料来源：和舰，ICCAD 2019， 中芯国际：中芯国际表示，2020 年不含 FinFET 的新增产能计划为：8”产能新增 25+

16、kpm， 12”产能新增 30+ kpm，主要的产能去向包括 1）光学指纹芯片、CIS（全球前五有三家在SMIC），2）智能手机、智能电视、汽车电子等带来的 AI 需求。图表 30: 中芯国际代工平台图表 31: 中芯国际 2020 年新增产能资料来源：中芯国际，ICCAD 2019， 资料来源：中芯国际，ICCAD 2019， 股票代码公司名称交易货币市值（百万美元）股价市盈率市净率净资产收益率（%）财报货币图表 32：可比公司估值表981 HK中芯国际*HKD6,67510.342019E37.72020E55.92019E1.42020E1.32019E3.6%USD1347 HK华虹半导体*HKD2,36914.4213.213.41.01.08.2%USD002371 CH北方华创CNY5,01677.0068.447.88.27.211.7%CNY522 HKASM PACIFIC*HKD5,370103.4045.620.23.53.17.3%HKD603160 CH汇顶科技*CNY12,68