电子技术 门电路与逻辑代数

1、 第7章 门电路与逻辑代数7.1 数字电路概述7.2 分立元件门电路7.3 集成门电路7.4 逻辑代数模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。7.1.1 数字信号与数字电路7.1 数字电路概述数字电路的特点数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑1和逻辑0） 有两种逻辑体制：正逻辑体制规定：高电平为逻辑1，低电平为逻辑0。负逻辑体制规定：低电平为逻辑1，高电平为逻辑0。 在数字电路

2、中，三极管工作在开关状态下，即工作在饱和状态或截止状态。 数字信号的1、0两种状态，可以利用二极管的单相导电性获得，也可以利用晶体管的截止和饱和导通获得。数字电路的特点7.1.2 数制及其转换1、数制数制是进位计数制度的简称。日常生活中采用十进制，有10个数码：09，进位规则是“逢十进一”。数字电路一般采用二进制，有时也采用8进制和16进制。对于任何一个数，可以用不同的数制来表示。（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。（2）基 数：一种数制具有的数码个数。（3） 位权（位的权数

3、）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。数码为：09；基数是10。运算规律：逢十进一，即：9110。十进制数的权展开式：103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)105103 510251015100又如：(209.04)10 2102 0101910001014 102十进制数码为：0、1；基数是2。运算规律：逢二进一，即：1110。二进制数的权展开式：如

4、：(101.01)2 122 0211200211 22 (5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0 0=0，0 1=0 ，1 0=0，1 1=1运算规则各数位的权是的幂二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。二进制十进制整数转换为二进制采用除2取余法，先得到的余数为低位，后得到的余数为高位。所以：(44)10(101100)2十进制数转换为二进制数数码为：09、AF；基数是16。运算规律：逢十六进一，即：F110。十六进制数的权展开式：如：(D8.A)2 13161 816010 16

5、1(216.625)10各数位的权是16的幂2、数制转换二进制数与十六进制数的相互转换1 1 1 0 1 0 1 0 0 . 0 1 10 0 00 (1D4.6)16= 1010 1111 0100 . 0111 0110(AF4.76)16 二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。十六进制 用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。 用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。 数字系统只能识别0和1，怎样才能表示更多的数码、符号、字母呢？用编码可以解决此问题。7.1.3 编码 二-十进制代码：用4位二进制

6、数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。 2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。 用四位自然二进制码中的前十个码（00001001）来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421码。7.2 分立元件门电路在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系。逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。最基本的门电路：与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。输入输出信号：用高、低电平来表示。本

7、书采用正逻辑用1代表高电平、 0代表低电平。7.2.1 与逻辑和与门电路当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。实现与逻辑关系的电路称为与门。EFAB逻辑符号逻辑真值表：列出电路输入输出各种可能的逻辑状态。F=AB逻辑式：用“”表示逻辑与。F=AB与门的逻辑功能可概括为：输入有0，输出为0；输入全1，输出为1。F=AB逻辑与（逻辑乘）的运算规则为：与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。7.2.2 或逻辑和或门电路逻辑符号AEFB在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做或逻辑。实现或

8、逻辑关系的电路称为或门。逻辑式：用“+”表示逻辑或。F=A + BF=A+B或门的逻辑功能可概括为：输入有1，输出为1；输入全0，输出为0。F=A+B逻辑或（逻辑加）的运算规则为：或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。F = A逻辑符号1AFFEA+-R7.2.3 非逻辑和非门电路决定某事件的条件只有一个，当条件具备时结果不发生，而条件不具备时结果发生，这种因果关系叫做非逻辑。实现非逻辑关系的电路称为非门，也称反相器。三极管的开关特性 在数字电路中，三极管作为开关元件，主要工作在饱和和截止两种开关状态，放大区只是极短暂的过渡状态。 三极管的

9、三种工作状态 （a）电路 （b）输出特性曲线1、截止状态 条件：发射结正偏，集电结正偏。uI = UIL ，iC0， RC上没有压降，uo为高电平UoH且UoH V CC。2、饱和状态条件：发射结正偏，集电结正偏。特点：UBE=0.7V，UCES0.3V（硅）。uI = UIH ，RC压降接近V CC ，uo为低电平UoL且UoL 0。输入uA=0V时，三极管截止，输出uF = UCC =3V ；输入uA=3V时，三极管饱和导通，输出uF = UCES = 0V 。逻辑非（逻辑反）的运算规则为：将与门、或门、非门组合起来，可以构成多种复合门电路。由与门和非门构成与非门。（1）与非门与非门的逻辑

10、功能可概括为：输入有0，输出为1；输入全1，输出为0。7.2.4 复合门电路由或门和非门构成或非门。（2）或非门或非门的逻辑功能可概括为：输入有1，输出为0；输入全0，输出为1。由与门、或门和非门构成与或非门。（3）与或非门7.3 集成门电路 上面介绍的门电路是由二极管、三极管、电阻等分立元件组成，称为分立元件门电路。本节介绍集成门电路，与分立元件门电路相比，集成门电路具有体积小、功耗低、 可靠性高、价格低廉和便于微型化等优点，现实应用中，都是使用集成门电路。其中 “与非”应用最普遍。电路组成E2E1B1等效电路C1 V5F R3R5AB R4R2R1 V3 V4V2+5V V1输入级中间级输

11、出级多发射极三极管7.3.1 TTL门电路1. TTL与非门(Transistor-Transistor Logic)BAB1等效电路B2 V5F R3R5A BR4R2R1 V3 V4V2+5V V1工作原理1VV2、V5截止(1) 输入端有任一低电平“0”(0.3V)输入有低“0”输出为高“1” 流过 E结的电流为正向电流5VUF 5-0.7-0.7 =3.6V(0.3V)“1”“0”(3.6V) V4BAB1等效电路B2 V5F R3R5AB R4R2R1 V3V2+5V V1(2) 输入全为高电平“1”(3.6V)时4.3VV2、V5饱和导通钳位2.1VE结反偏截止“0”(0.3V)输

12、入全高“1”,输出为低“0”1V V4(3.6V)“1”“1”(3.6V)0.7V0.7V有“0”出“1”全“1”出“0”“与非”逻辑关系与非门逻辑状态表逻辑表达式： F=A BF&AB“与非”门74LS00管脚排列示意图&1211109814133456712&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND74LS00“0”控制端VD V5F R3R5AR4R2R1 V3 V4V2+5V V1导通1V1V当控制端为低电平“0”时，输出 F处于开路状态，也称为高阻状态。E2. TTL三态门E为控制端，或称使能端（Enable）当控制端为高电平“1”时，实现正常的“非”逻辑关系F=

13、 A“1”控制端 DVD截止 V5F R3R5AR4R2R1 V3 V4V2+5V V1E电路的输出有三种状态：高电平、低电平、高阻态。1FA逻辑符号E E A F0 高阻 1 0 1 1 1 0 表示任意态三态“非”门真值表输入输出控制用“”表示输出为三态。三态门应用：可实现用一条总线分时传送几个不同的数据或控制信号。“1”“0”“0”如图所示：总线1A1E11A2E21A3E3 A1将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有3种基本运算：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非

14、）。7.4 逻辑代数7.4.1 逻辑代数的公式和定理（1）基本运算分别令A=0及A=1代入这些公式，即可证明它们的正确性。（2）基本定理(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BCAA=A=A(1+B+C)+BC分配率A(B+C)=AB+AC=A+BCA+1=1证明分配率：A+BA=(A+B)(A+C)证明：分配率A+BC=(A+B)(A+C)A+A=1A1=1110011111100反演律列状态表证明：AB00011011111001000000逻辑函数有5种表示形式：真值表、逻辑表达式、卡诺图、逻辑图和波形图。只要知道其中一种表示形式，就

15、可转换为其它几种表示形式。7.4.2 逻辑函数的表示方法1、真值表真值表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。真值表列写方法：每一个变量均有0、1两种取值，n个变量共有2n种不同的取值，将这2n种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。例如，要表示这样一个函数关系： 当3个变量A、B、C的取值中有偶数个1时，函数取值为1；否则，函数取值为0。此函数称为判偶函数，可用真值表表示如下:(1)表达式列写方法：取F=1的组合，输入变量值为1的表示成原变量值、为0的表示成反变量，然后将各变量相乘；最后将各乘积项相加，即

16、得到函数的与或表达式。2、逻辑表达式逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。 0 0 0 1 A B C F0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 03个变量有8种取值，对应8个乘积项：在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，称m为该组变量的最小项。(2) 由逻辑表达式列真值表的方法：把输入变量各种组合的取值分别代入逻辑表达式中进行运算，求出相应的逻辑函数值，即可列出真值表。如函数：同一逻辑函数可以采用不同逻辑表达式，逻辑状态表是唯一的，由逻辑状态表

17、写成的最小项组成的逻辑式也是唯一的。3、逻辑图逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。4、波形图波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。 1 1 05、卡诺图卡诺图：将逻辑函数真值表中的各行排列成矩阵形式，在矩阵的各个小方格内填入输入变量各组取值所对应的输出函数值，这样构成的图形就是卡诺图。如函数：在变量A、B、C的取值分别为000、011、101、110所对应的小方格内填入1，其余小方格内填入0（也可以空着不填），便得到该函数的卡诺图。异或函数：4变量函数：例 某逻辑函数的真值表如表所示，试用其他4种方法表示该逻辑函数。解 逻辑

18、表达式：逻辑图：波形图：卡诺图：7.4.3 逻辑函数的化简逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。2、卡诺图法利用卡诺图化简逻辑函数可按以下步骤进行：（1）将逻辑函数正确地用卡诺图表示出来。（2）将取值为1的相邻小方格圈成矩形或方形。相邻小方格包括最上行与最下行同列两端的两个小方格，以及最左列与最右列同行两端的两个小方格。所圈取值为1的相邻小方格的个数应为2n（、1、2、3、），即1、2、4、8、，不允许3、6、10等。（4）将各个圈进行合并。含2个小方格的圈可合并为一项，并消去1个变量；含4个小方格的圈可合并为一项，并消去2个变量；以此类推，含2n个小方

19、格的圈可合并为一项，并消去n个变量。若圈内只含一个小方格，则不能化简。最后将合并的结果相加，即为所求的最简与或表达式。2、卡诺图法（3）圈的个数应最少，圈内小方格个数应尽可能多。每圈一个新的圈时，必须包含至少一个在已圈过的圈中没有出现过的小方格，否则重复而得不到最简单的表达式。每一个取值为1的小方格可被圈多次，但不能漏掉任何一个小方格。例 将下示函数用卡诺图表示并化简。（1）画卡诺图（2）画圈合并（3）相加例 用卡诺图化简函数：CAB例 用卡诺图化简函数：ABA BC多余项本章小结（1）数字信号相对于时间的变化过程是跳变的，间断性的。对数字信号进行传输、处理的电子电路称为数字电路。数字电路重点研究电路输入和输出之间的逻辑关系。（2）日常生活中使用十进制，但计算机基本使用二进制、有时也是用八进制、十六进制。 二进制不仅可以表示数值，还可以表示符号或文字。BCD码是用4位二进制数码代表1位十进制数的编码。最常用的BCD码是8421码。（3）门电路是利用半导体器件的开关特性构成的，是数字电路最基本的逻辑单元，与门、或门、非门是基本逻辑门，由3种基本逻辑门可以