电子设计大赛316.学科ch6试验

1、该电路使用到交流蜂鸣器和时钟电路，相关电路原理参考“3.1.7 流蜂鸣器”和“3.1.4 时钟电路音乐的十二平均率规定每两个八度（如简谱种的中音 1 与高音 之间的频率相差一倍。在两个该电路使用到交流蜂鸣器和时钟电路，相关电路原理参考“3.1.7 流蜂鸣器”和“3.1.4 时钟电路音乐的十二平均率规定每两个八度（如简谱种的中音 1 与高音 之间的频率相差一倍。在两个八度音之间，又可以分为十二个半音每两个半音的频率比为2 12 另外音名A(简谱种的低音 的频率为440Hz，音名B 到C之间E 到F 之间为半音，其余为全音由此可以计算出简谱种从低音 1 只高音1 之间的每个音名的频下表由于音阶多为

2、非整数，而分频系数又不能为小数，故必须将计算得的分频系数四舍五入取整。若基准频率过低，则由于分频系数过小四舍五入取整后的误差较大；若基准频率过高，虽然误码差变小分频结构将变大。设计应该综合考虑两方面的因数，在尽量减少误差的前提下取合适的基准频率，本例中取基准频率为 11.059z ,1应的分频系数如上面表格（ DEC2HEX11059200B22) 功能描述：用 CPLD来实现电子琴应的分频系数如上面表格（ DEC2HEX11059200B22) 功能描述：用 CPLD来实现电子琴的功能，拨位开关来控制低音音还是高音如果SW3SW2SW1=001（二进制，那么为低如果SW3SW2SW1=010

3、（二进制，那么为中如果SW3SW2SW1=100（二进制，那么为高其他，蜂鸣器不发按钮SN( N=1、2、3、4、5、6、7)按下，那么就发对应音名 电子琴靠一个交流蜂鸣器来发出声音频率不同那么发也同，从而实现电子琴的功能（低音只有 5、6、7 有效源程序：GUIDE 光盘les/AN/an.v)/数字电子琴an./DOWNLOAD modulan(SW, S, CLK,SPEAK) ii7:1 S;i3:1 output reg reg 19:0 COUNTER,reg7:1 2always edge begiCOUNTER=COUNTER+1 i f (COUNTER=COUNTER_EN

4、D)&( ! (COUNTER_END=20f0)begalways edge begiCOUNTER=COUNTER+1 i f (COUNTER=COUNTER_END)&( ! (COUNTER_END=20f0)begiCOUNTER=20h00000SPEAK_REG=! else if(COUNTER_END=20f0) SPEAK_REG=0always (begiif(SW=3case( /7b0000001:COUNTER_END=201 的分频系数/7b0000010:COUNTER_END=20低音2 的分频系数/7b0000100:COUNTER_END=20h4187

5、低音3 的分频系数/7b0001000:COUNTER_END=20h3DD9低音4 的分频系数7b0010000:COUNTER_END=20h3730低音5 的分频系数7b0100000:COUNTER_END=20h3117低音6 的分频系数7b1000000:COUNTER_END=20低音7 的分频系数defaul t:COUNTER_END=20f03else if(SW=3case( 7b0000001:COUNTER_END=20h2947/ 1else if(SW=3case( 7b0000001:COUNTER_END=20h2947/ 17b0000010:COUNTER

6、_END=20h24C6中音2 的分频系数7b0000100:COUNTER_END=20h20C3中音3 的分频系数7b0001000:COUNTER_END=20中音4 的分频系数7b0010000:COUNTER_END=20中音5 的分频系数7b0100000:COUNTER_END=20中音6 的分频系数7b1000000:COUNTER_END=20中音7 的分频系数defaul t:COUNTER_END=20f0else if(SW=3case( 7b0000001:COUNTER_END=20h14A31 的分频系数7b0000010:COUNTER_END=20h1263高

7、音2 的分频系数7b0000100:COUNTER_END=20h1061高音3 的分频系数7b0001000:COUNTER_END=20hF76高音4 的分频系数7b0010000:COUNTER_END=20hDC6高音5 的分频系数7b0100000:COUNTER_END=20hC45/ 7b1000000:COUNTER_END=20/ defaul t:COUNTER_END=20f04else i f(SW=0)|(SW=3)|(SW=5)|(SW=6)|(/elelse i f(SW=0)|(SW=3)|(SW=5)|(SW=6)|(/elCOUNTER_END=20f0as

8、sign endmodul操作：将该文件在MAXPLUS 中写出、保存、编译，连后选EPM7128SLC84- 15 ,并按下表指定管，并把排针JP2、JP4 对应脚用跳冒插上，J2 再编译、仿真时钟选择110592MHz,再把 SW2 拨到高（SW1 和SW3 为低高为下方低为上方，和HS101 不同，按动按钮你将听到中音不同音名的不5声音；同样你把SW3 拨到高（SW1 和SW2 为低，按动按钮你将听高音不同音名的不同声音；把SW1 拨到声音；同样你把SW3 拨到高（SW1 和SW2 为低，按动按钮你将听高音不同音名的不同声音；把SW1 拨到高 （SW3 和SW2 为低按按钮S5S7 你将听到低音不同音名的不同声注意1 .程序在低音段去掉了四个音名，那是因空间不够，但该电并不复杂，所用到的宏单元应该不多，可能和设计优化有关2程i语句最后没有用else，而是else i f，这是应为这样MAXPLUS 本身有用宏单元少，对于为什么这样，可能3 S_REG=S; 是因为HS102型FPGACPLD实验板的按钮默认状态HS101 型FPGACPLD 实验