微机继电保护数据预处理的研究课件

1、微机继电保护数据预处理的研究答辩人：胡剑琛指导教师：刘建飞2005年3月问题的提出 首先，采样率的提高和滤波算法受到硬件水平的限制难以实现。其次，数据预处理受到CPU处理速度和采样通道切换速度的影响，必须寻求新的设计方案来改进目前的数据处理方法。最后，新的保护原理和功能受硬件条件的制约；而且，现有的微机保护对算法的配置还缺乏灵活性。这些都对数据预处理提出了更高的要求。国内、外研究现状 一、数据预处理硬件平台的研究单片机、DSP 、CPU+DSP 、RISC器件 、嵌入式处理器 在电力系统微机保护方面, Manzoul M A把FPGA作为过流保护的一个或几个功能模块挪威的Jacobsen El

2、ectro公司首次将FPGA用于微机线路保护并在实际中应用在国内这方面的研究刚刚起步，西安交通大学的张桂青等人对FPGA用于微机保护的数据采集和处理展开了研究二、算法研究沃尔什算法、余弦滤波、傅氏滤波、IIR滤波，最小二乘算法和卡尔曼滤波理论上相对成熟 本课题所做的主要工作 1、滤波算法的比较研究2、数据预处理硬件平台的设计3、全周傅氏滤波和卡尔曼滤波的FPGA实现1、各种滤波算法的比较研究 保护滤波算法的特性研究IIR滤波频率特性和时延沃尔什算法、余弦滤波半周、全周傅氏滤波1、各种滤波算法的比较研究 保护滤波算法的特性研究1、各种滤波算法的比较研究 傅氏滤波和卡尔曼滤波仿真比较 1、各种滤波

3、算法的比较研究 傅氏滤波和卡尔曼滤波仿真比较全周傅氏滤波卡尔曼滤波M端三相电流96点滤波的电流实部和虚部变化曲线1、各种滤波算法的比较研究 采样率对滤波算法的影响在不同采样时刻卡尔曼滤波基波分量幅值和相角相对误差1、各种滤波算法的比较研究 关于数据预处理对硬件要求的讨论 1、幅频特性越尖锐，滤波效果越好，但计算量也随之加大，对硬件的要求就越高；算法越复杂，对硬件的要求也就越高。 2、采样点对硬件要求实际上是芯片处理数据的能力问题。 3、对于采样通道数目比较多的保护，在保证采样精度情况下，要求硬件能完成实时高速处理数据的任务。2、数据预处理硬件平台的设计 FPGA概述 FPGA（Field Pr

4、ogrammable Gate Array）是现场可编程逻辑门阵列，可实现较大规模的电路，编程也很灵活。具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。目前世界上有十几家生产FPGA的公司，如Altera、Xilinx、Lattice、Actel等。 2、数据预处理硬件平台的设计 FPGA与DSP的比较 DSP排队式串行指令执行方式，FPGA硬件允许设计人员将全部的硅片资源分配给算法，实现并行计算；DSP 往往造成程序PC的“跑飞” ；DSP复位必须经历一段时间，这个时间里，是没有保护的。如果时间很长，这将造成严重的不可靠。 FPGA具有比

5、DSP低得多的功耗。2、数据预处理硬件平台的设计 FPGA实现微机保护的硬件电路设计 3、全周傅氏滤波的FPGA实现 傅氏滤波的总体设计根据控制时序，对AD接口模块的状态机设计分成以下几个状态：S0：空闲状态。rd，convst，cs全部为1。S1：发转换命令。Convst为0，rd，cs为1。S2：读数据状态。rd，cs为0，wconvst为1。S3：等待状态。rd，convst，cs全部为1。S4：复位状态。rd，convst，cs全部为1。各个状态间的转换如图所示，pulse,busy在低电平时有效。3、全周傅氏滤波的FPGA实现 与AD接口模块3、全周傅氏滤波的FPGA实现 傅氏滤波模

6、块的设计傅氏滤波运算其实质是卷积运算。卷积的实现首要需要是乘法器和加法器，因此构建性能优良的乘法器和加法器是设计的关键。 超前进位加法 基于逐项移位相加原理的乘法器 3、全周傅氏滤波的FPGA实现 如何处理毛刺采用格雷码计数器取代普通的二进制计数器。在系统中尽可能采用同步电路。利用D触发器的D输入端对毛刺信号不敏感的特点，在输出信号的保持时间内，用触发器读取组合逻辑的输出信号。使用“采样”的方法。用一定宽度的高电平脉冲与输出信号做逻辑与运算，由此获取输出信号的电平值3、全周傅氏滤波的FPGA实现 与单片机接口模块 采用中断方式对数据进行读取，即当单片机INT口出现有效电平时开始中断处理。中断处

7、理程序进行以下处理：发读数据信号，发读地址信号，数据寄存器准备接收数据，寄存器移位存储。 3、全周傅氏滤波的FPGA实现 仿真结果X2(i)=0.8*exp(ts/3*i)+3*sin(i*ts*PI+PI/4)+0.25*sin(2*ts*PI*i)+0.5*sin(3*ts*PI*i)+0.25*sin(4*ts*PI*i)+0.5*sin(5*ts*PI*i) 3、全周傅氏滤波的FPGA实现 仿真结论不含非周期分量的信号含非周期分量的信号基波分量实部基波分量虚部基波分量实部基波分量虚部真实值2.12132.12132.12132.1213FPGA滤波结果2.11912.11902.129

8、72.19551、完成一次96点的傅氏滤波，在100MHz的系统工作频率下只需要1035 ns，即便系统工作频率降到20MHz，计算时间也在5s左右。而通常MCU或者DSP所采用的24点采样，需要7s左右的计算时间。可见，在提高了采样率的基础上，FPGA的处理速度也明显要高于MCU或DSP的处理速度。2、在精度方面，FPGA能满足继电保护的精度要求，误差在3.5%左右。4、卡尔曼滤波的FPGA实现 微机保护故障信号处理中的卡尔曼滤波模型 两状态电压卡尔曼滤波模型： 三状态电流卡尔曼滤波模型： 4、卡尔曼滤波的FPGA实现 卡尔曼滤波的总体设计 4、卡尔曼滤波的FPGA实现 可复用IP 设计 I

9、P(Intellectual Property)核是指完成某种功能的基本电路模块。基于IP复用技术的设计重用方法将会提高FPGA的开发效率。提出可复用IP设计三种方式： 1、模块经过测试和调整后，直接作为IP在卡尔曼滤波系统中重复使用。 2、模块通过简单修改后，作为新的IP使用。 3、对于卡尔曼滤波模块和控制模块内部结构和实现功能不同，所以必须重新设计，但模块内部组成也可以IP复用，比如乘法器，加法器等等。4、卡尔曼滤波的FPGA实现 卡尔曼滤波模块的VHDL设计 4、卡尔曼滤波的FPGA实现 两状态Kalman模型的仿真结果 X1(i)=3*sin(i*ts*PI+PI/4)+0.25*si

10、n(2*ts*PI*i)+0.5*sin(3*ts*PI*i)+0.25*sin(4*ts*PI*i)+0.5*sin(5*ts*PI*i) 4、卡尔曼滤波的FPGA实现 三状态Kalman模型的仿真结果X2(i)=0.8*exp(-ts/3*i)+3*sin(i*ts*PI+PI/4)+0.25*sin(2*ts*PI*i)+0.5*sin(3*ts*PI*i)+0.25*sin(4*ts*PI*i)+0.5*sin(5*ts*PI*i) 4、卡尔曼滤波的FPGA实现 仿真结论不含非周期分量的信号含非周期分量的信号基波分量实部基波分量虚部基波分量实部基波分量虚部真实值2.12132.1213

11、2.12132.1213Fourier滤波结果2.11912.11902.12972.1955误差0.1%0.1%0.4%3.5%Kalman滤波结果2.12112.12342.12512.1250误差0.01%0.1%0.18%0.17%Fourier滤波的数据窗为一个周期（20ms），只有在20ms后才能得到正确的滤波结果，而Kalman滤波由于是递归计算，估计越来越接近真实值，所以不用20ms就可以得到接近正确的滤波结果。因此，可以说Kalman滤波的速度要优于Fourier滤波。在同样的采样精度下，无论是对不含非周期分量的信号的处理，还是对含非周期分量的信号的处理，Kalman滤波的效果要略好于Fourier滤波。结论1、对微机保护各种滤波算法特性的研究表明，在FIR型的滤波算法中，综合各方面的特性比较，傅氏算法比其他算法具有优势。IIR型的滤波算法中，卡尔曼滤波比一般的IIR滤波器要性能更优。2、研究采样率对滤波算法的影响表