雅恩电子-升压芯片等33.7m qxmd泉芯led驱动

1、QX62726Preliminary16 位 LED 恒流驱动器 QX62726概述特性16 个恒流输出通道输出电流范围宽：4mA-90mA差压差输出： 90mA 时仅 300mV极小的延迟时间：从时钟输入到电流输出仅为 90ps通过外接电阻，输出电流可宽范围调整QX62726 是一款于 LED 显示的 16 位恒流驱动器，它拥有极低的输入输出压差，单个通道 90mA 的输出电流时仅为 300mV。恒流输出电流可由一个外接电阻设定，可调范围宽，可从 4mA 到 90mA 。QX62726由一个16 位的串入并出移位寄存器、16 位锁存器、16位低压差恒流驱动器及一个电流设置电路组成。最高时钟频

2、率可高达 25输出电流极精确：MHz管脚分配GND SDI CLK LATCHB OUT0 OUT1 OUT2 OUT3 OUT4 OUT5 OUT6OUT7123456789101112242322212019181716151413VDD RSET SDO ENB OUT15 OUT14 OUT13 OUT12 OUT11 OUT10 OUT9OUT8订货信息典型输出电流特性1 of 15IOUT(mA)VOUT vs IOUT100908070605040302010000.20.40.60.811.21.41.61.82VOUT(V)元件封装类型QX62726SPSDIP24QX627

3、26SOSOP24QX62726SSSSOP24电流精确度位间误差3%片间误差5%QX62726Preliminary方框图OUT0OUT1OUT16Current settingRSETENBQQQSTDSTDSTDLATCHBSDISDOD QD QD QD QCKCKCKCKCLK管脚描述2 of 15管脚序号管脚名功能描述1GND电源地2SDI串行总线串行数据输入端3CLK串行总线时钟输入端4LATCHB锁存信号输入端（低电平有效）5-20OUT0-15恒流输出21ENB输出信号的使能输入端（低电平有效）22SDO串行总线输出端23RSET恒流输出的设定脚，在该脚接一个设定电阻到地，可

4、设定输出电流。25VDD电源输入端QX62726Preliminary输入输出脚等效电路LATCHBENBCLK SDIOUT信号逻辑表注：当 Dn = H，OUT0 到OUT15 = ON；当 Dn = L，OUT0 to OUT15 = OFF3 of 15CLKLATCHBENBSDIOUT0.OUT7.OUT15SDOHLDnDn.Dn-7.Dn-15Dn-15LLDn+1No changeDn-14HLDn+2Dn+2.Dn-5.Dn-13Dn-13XLDn+3Dn+2.Dn-5.Dn-13Dn-13XHDn+3offDn-13QX62726Preliminary时序图0123456

5、789101112131415n =5V0V5V0V5V0V5V0V ON OFF ON OFF ON OFFCLKSDI LATCHBENBOUT0OUT1OUT3ON OFF 5V0VOUT15SDOdont care注：当 LATCHB 为低电平时，锁存电路锁存数据，保持不变；当 LATCHB 为高电平时，锁存电路不影响数据变化，数据直接从输入到输出。当 ENB 为低电平时，OUT0应数据的变化，或者亮或者灭；当 ENB 为低电平时，输出全灭。到OUT15直接响4 of 15QX62726Preliminary绝对最大值请注意：超出下表所列的范围，可能会导致 IC可能会影响器件的可靠性。

6、性损坏；长期工作在绝对最大值条件下5 of 15符号参数值VDD压7VVOOUTn 脚输出电压-0.5 10VIOOUTn 脚输出电流150mAVI输入电压-0.4 VDD+0.4VIGNDGND 脚电流1500mAfCLK时钟频率50MHzTOPR工作温度-40 +125TSTG温度-65 +150VESDESD 抗静电电压（模式）2000VQX62726Preliminary工作条件备注 1： I 如果器件处于串联工作状态，可能达不到最大数据传输速度，请谨慎处理时序问题。6 of 15符号参数测试条件最小典型最大VDD电源电压455.5VVOOUTn 脚输出电压10VIOOUTn 脚输出电

7、流490mAIOHSDO 脚输出电流SDO=VDD10mAIOLSDO 脚输出电流SDO=0-10mAVIH逻辑高电平0.7VDDVDD+0.3VVIL逻辑低电平-0.30.3VDDVtw(L)LATCHB 脉冲宽度VDD = 4 to 5V20nstw(CLK)CLK 脉冲宽度20nstw(ENB)ENB 脉冲宽度200nstsu(D)DATA 上升时间5nsth(D)DATA 保持时间10nstsu (L)LATCH 上升时间5nsth (L)LATCH 保持时间5nsfCLK时钟频率串联工作 (备注 1)25MHzQX62726Preliminary电子特性7 of 15符号参数测试条件

8、最小典型最大IOH输出漏电流VOH = 16VuAVOL输出电压(串行输出)IOL = 1mAVVOH输出电压(串行输出)IOH= -1mAVIOL1输出电流VO 0.4V REXT = 49040.11mAIOL2VO 0.32 V REXT= 24580.17mAIOL1位间输出电流误差VO=1VREXT=490.0%IOL2VO = 0.7V REXT= 2450%RIN(up)上拉电阻EN 脚250KRIN(down)下拉电阻LATCH 脚250KIDD(OFF1)流 (关状态时)REXT=OPEN OUT 0 to 15 = OFF1.2mAIDD(OFF2)REXT=490OUT

9、0 to 15 = OFF8mAIDD(OFF3)REXT=245OUT 0 to 15 = OFF15mAIDD(ON1)流 (开状态时)REXT=490 OUT 0 to 15 = ON8mAIDD(ON2)REXT=245 OUT 0 to 15 = ON15mAQX62726Preliminary电子特性测试电路IDDRLCLIOLVCLLLogic inputWaveformVDD=VIH =3.3V VIL =0Vtr =tf =10nsRSET(10%to90%)开关特性8 of 15符号参数测试条件最小典型最大.UnittPLH1OUTn 脚从低电平到高电平延迟时间CLK 到

10、OUTnVDD =5V VIH = VDD VIL = GND CL = 10pF IO = 40mA VL = 4V RSET=450RL = 7567nstPLH2LATCHB 到 OUTn64nstPLH3ENB 到 OUTn64nstPLH延迟时间CLK 到 SDO5nstPHL1OUTn 脚从高电平到低电平延迟时间CLK 到 OUTn5nstPHL2LATCHB 到 OUTn4nstPHL3ENB 到 OUTn4nstPHL延迟时间CLK 到 SDO5nstor输出电平上升时间84nstof输出电平下降时间3nsFunction GeneratorVIH, VILENBVDDOUT0

11、CLKOUT15LATCHBSDOSDIRSETGNDQX62726Preliminary时序波形图Tw(CLK)CLK50%50%Th(D)Tsu(D)SDI50%50%TPLHTPHLSDO50%Tw(L)Tsu(L)LATCHB50%50%Th(L)ENBTPLH2TPHL2OUTn(current)50%TPLH1TPHL1Tw(ENB)ENB50%50%TPHL3TPLH3OUTn(current)90%50%90%50%10%10%TorTof9 of 15QX62726Preliminary输出电流设定输出电流由一个外接电阻 RSET 设定。输出电流等于 17.16/RSET.10 of 15IOUT(mA)IOUT VS. RSET (IOUT=17.16/RSET)100