模数数模转换精品课件

1、模数数模转换1第1页，共48页，2022年，5月20日，6点47分，星期四主要内容11-1 概述11-2 D/A转换器11-3 A/D转换器2第2页，共48页，2022年，5月20日，6点47分，星期四11-1 概述在自动控制和测量系统中，被控制和被测量的对象往往是一些连续变化的物理量，如：温度、压力、流量、速度、电流、电压等。这些随时间连续变化的物理量，称为模拟量(Analog)。计算机参与测量和控制时，模拟量不能直接送入计算机，必须先把它们转换成数字量(Digital)。能够将模拟量转换成数字量的器件称为模拟数字转换器，简称ADC。同样，计算机输出的是数字量，不能直接用于使用模拟量的控制执

2、行部件，必须将这些数字且转换成模拟量。能够将数字量转换成模拟量的器件称为数字/模拟转换器，简称DAC。因此，我们常把ADC和DAC器件以及相关电路成为模拟接口电路。3第3页，共48页，2022年，5月20日，6点47分，星期四实时控制系统的例子4第4页，共48页，2022年，5月20日，6点47分，星期四传感器：能够把非电物理量转换成电量（电流或电压）的器件；一般传感器由电容、电阻、电感或敏感材料组成；在外加激励电流或电压的驱动下，不同类型的传感器会随不同非电物理量的变化，引起传感器的组成材料发生改变，使得输出连续变化的电流或电压与非电物理量的变化成正比。 一、传感器（Transducer）5

3、第5页，共48页，2022年，5月20日，6点47分，星期四二、信号放大处理 信号放大处理电路，接在A/D转换器与传感器之间，用于解决以下存在问题： A/D转换器与传感器二者电压不匹配；如果是电流型输出传感器，要进行变换与放大处理，将电流信号对应变换成电压信号；传感器工作在现场，可能存在复杂的强电磁波的干扰，通常采用RC低通滤波器，滤除叠加在传感器输出信号上的高频干扰信号，也可采用有源滤波技术，使得滤波特性更好。6第6页，共48页，2022年，5月20日，6点47分，星期四三、多路转换开关（Multiplexer）一个数据采集系统（A/D转换）往往要采集多路模拟信号； 通常只用一片A/D转换芯

4、片，轮流选择输入信号进行采集，既节省了硬件开销，又不影响对系统的监测与控制； 7第7页，共48页，2022年，5月20日，6点47分，星期四多路模拟开关CD4051引脚图逻辑功能图模拟地负电压正电压8第8页，共48页，2022年，5月20日，6点47分，星期四四、A/D转换器模拟信号的采样模拟信号的量化采样信号的保持信号编码9第9页，共48页，2022年，5月20日，6点47分，星期四模拟信号的采样采样：就是按照相等的时间间隔t从电压信号上截取一个个离散的电压瞬时值，这些值都有精确的大小。采样定理为了使采样得到的数字信号能不失真地恢复原始信号的形状，要求采样时：10第10页，共48页，2022

5、年，5月20日，6点47分，星期四采样过程11第11页，共48页，2022年，5月20日，6点47分，星期四在A/D转换器进行采样期间，保持被转换输入信号不变的电路称为采样保持电路；A/D转换器完成一次转换所需要的时间称为转换时间；采样保持器是指在逻辑电平的控制下处于“采样”或“保持”两种工作状态的电路,；在采样状态下，电路的输出跟踪输入模拟信号；在保持状态下，电路的输出保持着前一次采样结束时刻的瞬时输入模拟信号，直到进入下一次采样状态为止。采样信号的保持12第12页，共48页，2022年，5月20日，6点47分，星期四采样保持的结果13第13页，共48页，2022年，5月20日，6点47分，

6、星期四模拟信号的量化将模拟信号电平分成N=2n等分，然后看每个采样处于哪个分层之中，该分层的起始电平就是这个采样的数字量。量化单位：每个分层所包含的最大电压值与最小电压值之差，量化单位越小，精度越高。电压模拟量二进制量化值电压模拟量二进制量化值-5V000000000V10000000-4.961V000000010.039V10000001-4.922V000000100.078V10000010 -0.078V011111104.922V11111100-0.039V011111114.961V11111111例：被采样的电压值范围-5V +5V ，用8位二进制数表示 ，则：-5V +5V

7、的电压范围将等分为256个等级 。在此范围内的任一电压值都将被量化为一个8位二进制数 即： 00000000 11111111，10/256 = 0.039V为一个等级。 14第14页，共48页，2022年，5月20日，6点47分，星期四模拟信号的量化15第15页，共48页，2022年，5月20日，6点47分，星期四量化过程：先将一个由参考电压VR设定的满量程（FSR）电压值分成2n等分，然后将采样所得的模拟量与这些分层进行比较，看落在哪些分层范围内，便量化成相应的数字量；输入模拟量与满量程相比得到的是一个分数，若以满量程为1，则这个比值总是小于1的小数，为此，数据转换中常用二进制小数形式表示

8、数字量，这就是自然二进制码，或称为自然二进制小数码。16第16页，共48页，2022年，5月20日，6点47分，星期四编码二进制码自然二进制码双极性二进制码BCD码ASCII码17第17页，共48页，2022年，5月20日，6点47分，星期四自然二进制码自然二进制小数码定点小数编码例：二进制小数0.110101如果用VR表示参考电压10V，即满量程值（FSR），用Vx表示实际模拟电压值，则 18第18页，共48页，2022年，5月20日，6点47分，星期四4位（n=4）二进制小数码的表示19第19页，共48页，2022年，5月20日，6点47分，星期四11-2 D/A转换器D/A转换器是把输入

9、的数字量转换为与输入量成比例的模拟信号的器件；二进制加权电阻网络；T型电阻网络。20第20页，共48页，2022年，5月20日，6点47分，星期四二进制加权电阻网络D/A转换器VR是一个足够精度的参考电压，运算放大器输入端的各支路对应待转换数据的第1位、第2位第n位；支路中的开关由对应的数位来控制，如果该数位为“1”，则对应的开关闭合，如果该数位为“0”，则对应的开关打开；各输入支路中的电阻分别为R、2R、4R这些电阻称为权电阻。4个开关从全部断开到全部闭合，运算放大器可以得到16种不同的电流输入，这就是说，通过电阻网络，可以把00001111转换成大小不同的电流，从而可以在运算放大器的输出端

10、得到大小不同的电压；如果由数字0000每次增1，一直变化到1111就可以得到一个阶梯波电压。21第21页，共48页，2022年，5月20日，6点47分，星期四用二进制数字控制开关的通断，就可产生相应的输出电压信号。22第22页，共48页，2022年，5月20日，6点47分，星期四T型电阻网络D/A转换器2R2R2R2R RVoutRRRR23第23页，共48页，2022年，5月20日，6点47分，星期四数/模转换器的主要性能指标输入数字量输入数字量采用的编码输出模拟量输出模拟量分辨率是指输入数据发生1LSB的变化时所对应的输出模拟量的变化；一般简单地用它们的位数来表示分辨率。D为数字量输入 ；

11、V2DVRno-=24第24页，共48页，2022年，5月20日，6点47分，星期四数/模转换器的主要性能指标精度（Accuracy）实际输出值与理想输出值之间偏差的百分比线性误差（Linearity Error）最大偏差与满量程的百分比一般不应大于1/2LSB建立时间（Setting Time）数字量输入到建立稳定的输出电流的时间DAC的模拟输出稳定到最终值1/2LSB时所需的时间25第25页，共48页，2022年，5月20日，6点47分，星期四几种数/模转换器AD7524DAC0832DAC121026第26页，共48页，2022年，5月20日，6点47分，星期四 DAC0832是美国国家

12、半导体公司生产的8位D/A芯片，共有20个引脚。ILE：输入寄存器的允许信号，高电平有效。ILE信号和CS、WRl共同控制选通输入寄存器。当CS、WRl均为低电平，而ILE为高电平时，输入数据立即被送至8位输入寄存器的输出端，当上述三个控制信号中任一个无效时，输入寄存器将数据锁存，输出端呈保持状态。 DAC083227第27页，共48页，2022年，5月20日，6点47分，星期四DI7DI6DI5DI4DI3DI2DI1DI0ILECSWR1WR2XFERM3M1LE2LE18位输入寄存器8位DAC寄存器8位D/A转换电路VrefIout2Iout1RfbAGNDDGNDVcc13141516

13、45671918171120101282139DAC0832M228第28页，共48页，2022年，5月20日，6点47分，星期四 D7D0： 8位数据输入端。 ILE： 输入寄存器允许信号， 输入，高电平有效。 CS：片选信号，输入，低电平有效。 WR1 ：输入寄存器写信号，输入，低电平有效。 由ILE、CS、WR1的逻辑组合产生输入寄存器控制信号LE1 。 当LE1为低电平时，输入寄存器内容随数据线变化，LE1 的正跳变将输入数据锁存。 XFER ： 数据传送信号， 输入， 低电平有效。 WR2： DAC寄存器的写信号， 输入， 低电平有效。 由XFER、WR2 组成DAC寄存器的控制信号

14、LE2。 LE2 的正跳变将输入数据锁存到DAC寄存器。 29第29页，共48页，2022年，5月20日，6点47分，星期四IOUTl：电流输出1。当DAC寄存器中全为“1”时，输出电流最大，当DAC寄存器中全为“0”时，输出电流最小。IOUT2：电流输出2。它与lOUTl的关系是：IOUTI+IOUT2=常数Rfb：内部反馈电阻引脚，该电阻在芯片内，Rfb端可以直接接到外部运算放大器的输出端。这样，相当于将一个反馈电阻接在运算放大器的输入端和输出端。VREF：参考电压输入端，可接正电压，也可接负电压，范围为-10V+10V。Vcc：芯片电源。+5V+15V，典型值为+15V。AGND：模拟地

15、。芯片模拟信号接地点。DGND：数字地。芯片数字信号接地点。30第30页，共48页，2022年，5月20日，6点47分，星期四直通工作方式：两个寄存器的有关控制信号都预先置为有效，两个寄存器都开通。只要数字量送到数据输入端，就立即进入D/A转换器进行转换。这种方式应用较少。 单缓冲工作方式：只有一个寄存器受到控制。这时将另一个寄存器的有关控制信号预先设置成有效，使之开通； 或者将两个寄存器的控制信号连在一起，两个寄存器作为一个来使用。 DAC0832的3种工作方式31第31页，共48页，2022年，5月20日，6点47分，星期四双缓冲工作方式：两个寄存器分别受到控制。当ILE、 和 信号均有效

16、时，8位数字量被写入输入寄存器， 此时并不进行D/A转换。当 和 信号均有效时，原来存在输入寄存器中的数据被写入DAC寄存器，并进入D/A转换器后进行D/A转换。在一次转换完成后到下一次转换开始之前，由于寄存器的锁存作用，8位D/A转换器的输入数据保持恒定，因此D/A转换的输出也保持恒定。在双缓冲工作方式下， 利用输入寄存器暂存数据， 给使用带来方便，可以实现多路数字量的同步转换输出。 32第32页，共48页，2022年，5月20日，6点47分，星期四DAC0832与微机连接图把一个数据经两次锁存，通过DAC0832输出MOV DX,320H;指向输入寄存器MOVAL,DATA;DATA为被转

17、换的数据OUTDX,AL;数据打入输入寄存器INCDX;指向DAC寄存器OUTDX,AL;选通DAC寄存器,启动D/A转换器33第33页，共48页，2022年，5月20日，6点47分，星期四用DAC0832构成的3路DAC系统34第34页，共48页，2022年，5月20日，6点47分，星期四11-3 A/D转换模数转换器原理（十几种）计数法逐次逼近速度快分辨率高双斜积分法并行转换法35第35页，共48页，2022年，5月20日，6点47分，星期四例 天平称量与A/D转换36第36页，共48页，2022年，5月20日，6点47分，星期四逐次逼近A/D转换器原理它由逐次逼近寄存器SAR、D/A转换

18、器、比较器A、缓冲器等组成；SAR中包含一个移位寄存器、一个数据寄存器及决定去/留码的逻辑电路等几部分，它们在时钟脉冲CLK的作用下有次序地进行操作；D/A转换器用来形成电子砝码，送到比较器A的反向输入端，比较器相当于天平的杠杆和指针，它对从同向输入端输入的模拟电压Vi和从反向输入端输入的电子砝码进行比较，如果Vi大于所加的砝码，则输出为1，SAR中的去/留码逻辑决定保留这个砝码，否则就去除这个砝码。37第37页，共48页，2022年，5月20日，6点47分，星期四38第38页，共48页，2022年，5月20日，6点47分，星期四典型的模/数转换器ADC0809逐次逼近式8bit /8路AD5

19、74A12bit逐次逼近式39第39页，共48页，2022年，5月20日，6点47分，星期四 ADC0809允许8路模拟信号输入，由8路模拟开关选通其中一路信号， 当地址锁存信号ALE有效时，3位地址CBA进入地址锁存器，经译码后使8路模拟开关选通某一路信号。 8位A/D转换器为逐次逼近式，由256R电阻分压器、树状模拟开关（这两部分组成一个D/A变换器）、电压比较器、逐次逼近寄存器、逻辑控制和定时电路组成。其基本工作原理是采用对分搜索方法逐次比较，找出最逼近于输入模拟量的数字量。电阻分压器需外接正负基准电源VREF（+）和VREF（-）。 CLOCK端外接时钟信号。A/D转换器的启动由STA

20、RT信号控制。转换结束时控制电路将数字量送入三态输出锁存器锁存，并产生转换结束信号EOC。 ADC080940第40页，共48页，2022年，5月20日，6点47分，星期四ADC0809的内部结构逐次逼近寄存器树状开关IN0IN1IN2IN3IN4IN5IN6IN7ADDA ADDB ADDC ALESTARTCLOCK6 1011 13 12Vcc GND Vref(+)Vref(-)OEEOC(MSB)VinVst159726272812345三态输出锁存器2120191881514172-12-22-32-42-52-62-72-825 24 23 22八路模拟开关控制电路比较器地址锁存

21、与译码器256电阻阶梯41第41页，共48页，2022年，5月20日，6点47分，星期四 引脚功能 IN0IN7： 8路模拟输入端。 C、B和A：通道号选择输入端。 ALE：地址锁存器允许信号输入端。当它为高电平时， 地址信号进入地址锁存器中。 CLOCK：外部时钟输入端。 START：A/D转换信号输入端。有效信号为一正脉冲。 在脉冲上升沿，A/D转换器内部寄存器均被清零，在其下降沿开始A/D转换。42第42页，共48页，2022年，5月20日，6点47分，星期四 EOC：A/D转换结束信号。在START信号上升沿之后0到（2 s8个时钟周期）时间内，EOC变为低电平。当A/D转换结束后，EOC立即输出一正阶跃信号，可用来作为A/D 转换结束的查询信号或中断请求信号。 OE：输出允许信号。当OE输入高电平信号时，三态输出锁存器将A/