集成电路基本制造技术应用

1、集成电路基本制造技术应用集成电路制造程序第3章 集成电路基本制造技术测 试 切 割 刻 蚀 光 刻掩膜制造掺 杂 封 装 硅片集成电路基本制造技术应用分单晶硅、多晶硅和非晶硅。单晶硅具有优良的物理性质，其机械稳定性能良好，滞后和蠕变极小，质量轻，密度小。力学性能好，具有高的强度密度比和高的刚度密度比。表3.1 各向异性：硅属于立方晶体结构。硅单晶在晶面上的原子密度是以（111）（110）（100）的次序递减，因此扩散速度是以（111）（110）（100）方向递增.腐蚀速度也是以（111）（110）600SiH4 = Si + 2H2 集成电路基本制造技术应用水平（卧式）外延反应器示意图 集成电

2、路基本制造技术应用3.3 氧化技术3.3.1 二氧化硅膜的结构 氧化工艺是集成电路制造中的基本工艺。为满足集成电路制造的要求，出现了制备二氧化硅膜的多种方法。 热氧化工艺生长的二氧化硅薄膜具有无定形玻璃状结构。这种结构的基本单元是一个由SiO原子组成的正四面体，集成电路基本制造技术应用 不同方法制备的二氧化硅膜的物理性质有所不同如密度、折射率、电阻率、介电常数、介电强度等 二氧化硅膜的化学性质：有极高的化学稳定性，不溶于水，除氢氟酸外，其他酸与其不起作用，可以被HF所腐蚀，二氧化硅膜的绝缘性能。SiSiO2的界面特性 在此界面上与存在着二氧化硅层中的可动离子电荷，所以控制SiSiO2中的电荷数

3、目及漂移是关注的问题之一。3.3.2. 二氧化硅膜的性质3.3.3. 热氧化工艺 在半导体生产中，普遍采用干氧一湿氧一干氧交替的氧化方法。集成电路基本制造技术应用 掺杂是人为的方法.将所需杂质按要求的浓度与分布掺入到材料中,以达到改变材料的电学性质,形成半导体器件的目的。利用掺杂技术可以制备pn结，电阻器、欧姆接触和互连线等。 掺杂技术在集成电路制造中主要采用扩散法与离子注入法。应根据实际需要，选择合适的掺杂方法。3.4 掺杂技术集成电路基本制造技术应用扩散原理 扩散运动是微现粒子热运动的统计结果.在一定温度下杂质原子具有一定的能量,能够克服 某种阻力进入半导体,并在其中缓慢的迁物运动.这些杂

4、质原子不是代替硅原子的位置,而是处在晶体的间隙中,因此扩散有替位式扩散和间隙式扩散两种方式。扩散运动总是从浓度高的地方向浓度低的地方移动,宏观上看,好象有一个力使原子沿着浓度下降的方向运动,运动的快慢与温度,浓度梯度有关。集成电路基本制造技术应用扩散方法 在气固扩散中包含液态源扩散。粉状源扩散，气状源扩散；固一固扩散包含乳胶源扩散、CVD掺杂二氧化硅源扩散。 3.4.2 离子注入技术 将待掺杂的原子（或分子）电离，再加速到一定能量使之注入到晶体片，然后经过退火使杂质激活，达到掺杂的目的，称为离子注入技术。由于离子注入掺杂有很好的可控性和灵活性，使它成为一种重要的，不可缺少的掺杂工艺。集成电路基

5、本制造技术应用3.化学气相淀积 化学气相淀积（chemical vapour desition简称为CVD）是使一种或数种物质的气体以某种方式激活后，在衬底表面发生化学反应，并淀积出所需固体薄膜的生长技术。 已发展多种实用的CVD技术。按淀积温度可分为低温（200-500），中温（500-1000），高温（1000-1200）三种；按反应压力分为常压与低压；按反应壁温度可分为热壁与冷壁两类，按反应激活方式可分为热激活、等离子体激活，光激活等。目前最常用的是常压冷壁、低压热壁、等离子激活等三种淀积方法。集成电路基本制造技术应用 淀积二氧化硅分掺杂与不掺杂两种。不掺杂二氧化硅可用作离子注入或扩散的

6、掩模、防止固态掺杂源内杂质外扩散的覆盖层、以及MOS电路场氧化层的增厚层。掺磷二氧化硅用作金属层间绝缘材料、器件表面的最后钝化层及有害杂质的吸除层。掺有磷、砷、硼的二氧化硅有时作固-固扩散源使用。3.5.2 二氧化硅集成电路基本制造技术应用 氮化硅在集成电路制造中用作钝化膜，局部氧比膜，扩散掩膜、绝缘介质膜，以及杂质或缺陷的萃取膜使用。氮化硅重要的性质是对水、氧、钠、铝、镓、铟都具有极强的扩散阻挡能力，因此它是一种较理想的钝化材料。 CVD氮化硅的结构是以900为界，淀积温度超过900时，薄膜开始晶化。低于900时，基本上为非晶态，非晶态氮化硅与晶态氮化硅相比，虽然密度较小，硬度较低，腐蚀速率

7、较快，但薄膜的连续性好，针孔少，阻挡杂质扩散的能力更强，适于集成电路制造的要求。氮化硅集成电路基本制造技术应用 折射率与蚀速是衡量氮化硅质量的两个常用参量。薄膜富硅时，折射率增加，薄膜含氧时折射率下降。含氧过多会损害薄膜对杂质的阻挡作用。 CVD氮化硅膜具有极大的张应力，可达到1109Pa，因而膜厚超过200nm时有可能发生龟裂。淀积前衬底表面的颗粒杂质含导致膜的应力集中现象 。集成电路基本制造技术应用.氮化硅的制备 氮化硅有晶态与非晶态两种结构，作为器件使用的氮化硅应当是非晶态的。氮化硅的制备方法很多，有热生长法、反应溅射法、蒸发法、CVD法等等。但在器件生产中主要采用CVD法。此时常利用下

8、述反应进行淀积： （700-900） 3 SiN4 + 4NH3 Si3N4+12H2 .多晶硅 集成电路基本制造技术应用 薄膜层的物理生长方法（Physical Vapo Doposition ,PVD） 物理气相淀积是通过能量或动量使被淀积的原子（也可能是分子团）逸出，经过一段空间飞行后落到衬底上而淀积成薄膜的方法。集成电路基本制造技术应用采用玻璃基板的掩模制作步骤3.6 掩模制造 集成电路基本制造技术应用 上述各道工艺又可分为乳胶工艺和硬面工艺两类。选择光刻掩模制作工艺的原则，特别是在制作超大规模集成电路情况下，应该选择的是掩模的制作周期短、成本低和质量高。集成电路基本制造技术应用 硬面

9、板（）是在玻璃基板上蒸发或溅射一层几十到几百纳米厚的金属或金属氧化物，然后在其上用光刻胶作为感光层。现在一般使用铬、氧化铬和氧化铁板等。由于铬层在曝光时对光的反射太强，因而降低了光刻胶的分辨率，所以一般在铬层表面再蒸发一层反射率低的氧化铬，组成两层结构。用这样的可实现1m图形的光刻。 一般认为中氧化铁板是较理想的掩模基材。它既解决了乳胶板的不耐用问题，又解决了铬板的不透明和针孔多的问题。而且氧化铁板在光学特性、致密度等多方面都优于铬板。集成电路基本制造技术应用 光刻工艺是一种图象复印同刻蚀(化学的、物理的、或两者兼而有之)相结合的综合性技术。它先用照相复印的方法，将光刻掩模的图形精确地复印到涂

10、在待刻蚀材料（二氧化硅、铝、多晶硅等薄层）表面的光致抗蚀剂（亦称光刻胶）上面，然后在抗蚀剂的保护下对待刻材料进行选择性刻蚀，从而在待刻蚀材料上得到所需要的图形。 3.7 光刻工艺 集成电路基本制造技术应用 在光刻工艺中使用的光刻胶有两大类：一类叫负性光刻胶，其未感光部分能被适当的溶剂溶除，而感光的部分则留下，所得的图形与光刻掩模图形相反；另一类叫正性光刻胶，其感光部分能被适当的溶剂溶除而留下未感光的部分，所得的图形与光刻掩模图形相同。采用负性光刻胶制作图形是一种人们熟知而且容易控制的工艺。其涂层对环境因素不那么灵敏，且具有很高的感光速度，极好的粘附性和搞蚀能力，成本低，适用于工业化大生产。目前

11、刻蚀5m左右线条主要使用负性光刻胶。负性光刻胶的主要缺点是分辨率较低，不适于细线条光刻。集成电路基本制造技术应用 表面处理 涂胶 前烘 曝光 显影 后烘 腐蚀 除胶集成电路基本制造技术应用 光刻胶的性能指标有感光度、分辨率、粘附性、抗蚀性、针孔密度、留膜率、稳定性等。根据待加工材料的性质，加工图形的线宽及精度要求，曝光方式、腐蚀方法等正确选用光刻胶。(1)感光度感光度是表征光刻胶对光线敏感程度的性能指标。它既与光刻胶本身的性质有关，又与具体的光刻工艺条件有关 3.7.2 光刻胶的主要性能集成电路基本制造技术应用（2）分辨率分辨率是光刻胶的又一项重要性能指标，它是指用某种光刻胶光刻时所能得到的光

12、刻图形的最小尺寸。分辨率通常以每毫米内能刻蚀出可分辨的最多线条数目来表示。 （3）粘附性 （4）抗蚀性湿法刻蚀二氧化硅或金属时，要求光刻胶本身能较长时间经受住酸、碱的浸蚀；干法刻蚀时，要求光刻胶能较长时间经受住等离子体的作用。集成电路基本制造技术应用（5）针孔密度 单位面积上的针孔数称为针孔密度。光刻胶膜上的针孔在腐蚀过程中会传递到衬底上去，危害极大。 （6）留膜率 留膜率是指曝光显影后的非溶性胶膜厚度与曝光前胶膜厚度之比。留膜率除与光刻胶本身的性质有关外，还受光刻工艺条件的影响。如胶膜厚度、前烘温度、曝光气氛、曝光量、显影液成分等集成电路基本制造技术应用在硅片上制作器件或电路时，为进行定域掺

13、杂与互连等，需要进行多次光刻，各次光刻的工艺条件略有差异，但一般都要经过涂胶、前烘、曝光、显影、后烘、刻蚀和去胶7个步骤。3.7.3.1 衬底材料对光刻工艺的影响衬底材料的表面清洁度，表面性质和平面度对光刻质量均有影响。3.7.3 光刻工艺 集成电路基本制造技术应用3.7.3.2 增粘处理二氧化硅是主要的刻蚀对象。由于光刻胶与衬底之间的粘附力大小对光刻质量有极大影响，所以改善二氧化硅表面性质的处理方法，会提高粘附力 3.7.3.3 涂胶 涂胶就是将光刻胶均匀地涂敷在硅片的表面，其质量要求：膜厚符合设计要求，膜厚均匀，胶面上看不到干涉花纹。负胶的片内膜厚误差应小于5%，正胶应小于2%；胶层内无点

14、缺陷；涂层表面没有尘埃碎屑。集成电路基本制造技术应用3.7.3.5 对位与曝光 对位与曝光是光刻工艺中最关键的工序，它直接关系到光刻的分辨率、留膜率、条宽控制和套准精度。曝光的目的是用尽可能短的时间使光刻胶充分感光，在显影后得到尽可能高的留膜率，近似于垂直的光刻胶侧壁和可控的条宽。 一般情况下，正胶和负胶显影后的侧壁形状都是梯形，正胶的侧壁较负胶的侧壁要陡直得多。曝光时间越长，光的衍射效应对光刻胶侧壁的影响越严重。除了曝光量以外，光刻胶的膜厚，衬底的反射，胶膜和掩模之间的间距，以及显影条件等因素都会影响条宽变化量。 集成电路基本制造技术应用显影 显影是用溶济除去未曝光部分（负胶）或曝光部分（正

15、胶）的光刻胶，在硅片上形成所需的光刻胶图形。 影响显影质量的因素 显影液与分辨率对于负胶细线条（5m）光刻来说，显影时光刻胶的膨胀是影响成象分辨率和线宽的主要原因。与负胶相比正胶显影液是含水的碱性溶液。它对光刻胶的渗透作用较小。未曝光部分的光刻胶不发生化学变化，表面仍呈疏水性。显影液对它的作用很小，因此正胶显影不存在光刻胶的膨胀问题，使正胶的分辨率可以做得很高。因此正胶广泛用微细加工。集成电路基本制造技术应用3.7.3.7 后烘 后烘的目的是去除显影后胶层内残留的熔液，充分的后烘可提高光刻胶的粘附力和抗蚀性。后烘又称坚膜。在一些特殊场合，高温后烘时产生的塑性流动还可以封闭胶层的微小针孔，或者减

16、小衬底的侧向腐蚀。集成电路基本制造技术应用3.7.3.8 湿法腐蚀 腐蚀是为了去除显影扣裸露出来的介质层。覆盖在硅片上的介质主要有下面几种，SiO2、Si3N4等绝缘膜，多晶硅等半导体膜以及Al等金属膜。 光刻过程的腐蚀，一般应考虑以下六个问题：腐蚀均匀性；腐蚀方向性；腐蚀选择性；腐蚀速度；公害和安全措施；经济性。其中最重要的问题是腐蚀方向性与腐蚀选择性。集成电路基本制造技术应用A二氧化硅的腐蚀二氧化硅是IC制造中使用最多的一种绝缘介质，关于二氧化硅的湿化学腐蚀机理及NH4F对腐蚀的“缓冲”作用，许多书中都有叙述。B 氮化硅的腐蚀不含氧的纯Si3N4称为硬氮化硅，含氧与氢等的SiN4称为软氮化

17、硅，两者蚀速不等，前者蚀速比后者小。氢氟酸对Si3N4的腐蚀比二氧化硅慢得多，而磷酸正好与之相反。因此，可以用热磷酸去除硅和二氧化硅上的Si3N4层。集成电路基本制造技术应用C 多晶硅腐蚀 以往多晶硅多半用HF-HNO3-HAC（冰醋酸）的混合液进行腐蚀，由于腐蚀终点难于控制，腐蚀质量不佳，现已基本上采用干法腐蚀。D.铝腐蚀 铝腐蚀液的种类较多，但使用效果最好的是由磷酸、硝酸、冰醋酸与水组成的混合腐蚀液。 E.钝化膜腐蚀 IC芯片的钝化普遍采用CVD生长的磷硅玻璃（PSG）。由于钝化腐蚀必然要接触铝表面，因此应尽量减少腐蚀液对铝膜的腐蚀与氧化作用。集成电路基本制造技术应用干法腐蚀 法腐蚀具有分

18、辨率高、各向异性，腐蚀能力强，不同材料的腐蚀选择比大，腐蚀均匀性重复性好，以及易于实现连续自动操作等优点，干法腐蚀已成为超大规模集成电路制造的标准腐蚀技术。（1）等离子体腐蚀 等离子体腐蚀是依靠高频辉光放电形成的化学活性游离基与被腐蚀材料发生化学反应的一种选择性腐蚀方法。集成电路基本制造技术应用3.7.3.10 去胶 当二氧化硅或铝等待刻蚀材料腐蚀完毕后，起刻蚀掩蔽作用的光刻胶，就必须去除干净。去胶后硅片表面无残胶，残迹，去胶工艺可靠，不损伤下层的衬底表面。去胶的方法很多，目前采用湿法去胶，去胶液是有机或无机试剂，具体的去胶液应根据不同的衬底材料和工艺要求选用。如二氧化硅、氮化硅、多晶硅等衬底材料一般用硫酸中添加过氧化氢，去胶效果好，去胶液可反复多次使用。金属衬底去胶需用专门的有机类去胶剂。集成电路基本制造技术应用 在集成电路制造过程中