六八九章习题答案

1、Chapter6习题解答某计算机系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。若起始地址为9000H，8个接口芯片的地址连续分布，用74LS138作为译码器，试画出端口译码电路图，并说明每个芯片的端口地址范围。A15Y7A14ENA5CA4BY1接口8接口2A2A0接口1接口编号A15A6A5A4A3A2A0地址空间10000001119000H9007H20010001119008H900FH30100001119010H9017H40110001119018H901FH5001000001119020H9027H61010001119028H902FH71100001119030

2、H9037H81110001119038H903FHCPU与I/O设备之间的数据传达有哪几种方式每种工作方式的特点是什么各适用于什么场合无条件控制（同步控制）：特点：方式简单，CPU随时可无条件读/写数据，无法保证数据总是有效，适用面窄。适用于外设数据变化缓慢，操作时间固定，能够被认为向来处于就绪状态。条件控制（盘问控制）：特点：CPU主动，外设被动，执行I/O操作时CPU总要先盘问外设状态；若传输条件不满足时，CPU等待直到条件满足。解决了CPU与外设间的同步问题，可靠性高，但CPU利用率低，低优先级外设可能无法实时获取响应。适用于CPU不太忙，传送速度不高的场合。中断方式：特点：CPU在执

3、行现行程序时为办理一些紧急发出的情况，暂时停止当前程序，转而对该紧急事件进行办理，并在办理完后返回正常程序。CPU利用率高，外设拥有申请CPU中断的主动权，能够实现实时故障办理，实时响应外设的办理，但中断服务需要保护断点（占用储藏空间，降低速度）。适用于CPU的任务较忙，传达速度要求不高的场合，特别适用实时控制中紧急事件的办理。DMA控制：特点：数据不经过CPU，而由DMAC直接完成储藏单元或I/O端口之间的数据传达。接口电路复杂，硬件开销大，大批量数据传达速度极快。适用于储藏器与储藏器之间，储藏器与外设之间的大批量数据传达的场合。通道方式：特点：以程序方式进行I/O管理，可直接接见主储藏器，

4、不需CPU干预，可通过通道程序实现除数据传输外的其他操作。常用的中断优先级的管理方式有哪几种分别有哪些优缺点软件盘问：方法简单，实现起来较简单，效率低。硬件排序：占用硬件资源，效率较高。中断控制芯片：成本较高，效率很高。在微机与外设的几种输入/输出方式中，便于CPU办理随机事件和提高工作效率的I/O方式是哪一种数据传输速率最快的是哪一种便于CPU办理随机事件和提高工作效率的是中断方式，数据传输速率最快的是DMA控制方式。Chapter8习题解答指出以下指令操作数的寻址方式。1)MOVER1，R2存放器直接寻址2)SUBSR0，R0,#2马上寻址3)SWPR1，R1，R2存放器间接寻址4)STR

5、R1，R0，#-4!基址变址寻址5)LDMFDSP!,R1R4，LR多存放器直接寻址6)ANDSR0，R0，R1，LSLR2存放器移位寻址7)STMIAR1!,R2R5，R8多存放器直接寻址8)BLAGAIN相对寻址83ARM指令中的第二操作数有哪几种表示形式举例说明。第二源操作数有三类表示形式，分别是：1)马上数方式（#imm）#imm是一个无符号的32位数值变量，比方0 x1042)存放器方式（Rm）Rm是储藏第二源操作数的存放器，比方R3表示R3存放器3)存放器移位方式（Shifter_operand）比方R3，ASR#2表示R3地址右移2后存放器中的值判断以下指令的正误，并说明原由。1

6、)ADDR1，R2，#4!错误，#4是马上数寻址，不是存放器寻址，所以不能够使用“！”来对存放器值更新。LDMFDR13!，R2，R4正确3)LDRR1，R3!错误，这是零偏移形式，无需使用“！”4)MVNR5，#0 x2F100正确5)SBCR15，R6，LSRR4错误，没有指明对那个地址进行移位（LSR）6)MULR2，R2，R5正确7)MSRCPSR,#0 x001正确LDRBPC,R3正确85对以下各指令组写出运算指令执行的条件。CMPR0，R1ADDHIR1，R1，#1HI：若是R0中的无符号数R1中的无符号数则执行ADD指令。CMPR1，R2SUBMIR2，R2，#0 x08MI:

7、表示若是R1存放器中的值小于R2存放器中的值，则执行SUB指令。指出MOV指令与LDR加载指令的差异及用途。ARM是RISC结构，数据从内存到CPU之间的搬动只能经过L/S指令来完成，也就是LDR/STR指令。比方想把数据从内存中某处读取到存放器中，只能使用ldr比方：LDRR0,0 x就是把0 x这个地址中的值存放到R0中。而MOV不能够这样用，MOV只幸亏寄存器之间搬动数据，也许把马上数搬动到存放器中，这个是和x86这种CISC架构的芯片差异最大的地方。x86中没有LDR这种指令，因为x86的MOV指令能够将数据从内存中搬动到存放器中。写一段代码判断R1的值可否大于0 x30,是则将R1减

8、去0 x30.CMPR1,0 x30SUBGTR1,R1,0 x30ARM办理器中支持哪几种货仓画出每种货仓操作的表示图。ARM支持的四种货仓种类：满递加（FA）：货仓向上增添，货仓指针指向内含有效数据项的最高地址。储藏器地址0 xA0000004栈底数据0 xA0000008货仓货仓数据0 xA000000C生长货仓数据0 xA00000100 xA0000014指针货仓数据2.空递加（EA）：货仓向上增添，货仓指针指向货仓上的第一个空地址。储藏器地址0 xA00000040 xA00000080 xA000000C0 xA0000010栈底数据货仓货仓数据生长货仓数据0 xA0000014

9、货仓数据指针满递减（FD）：货仓向下增添，货仓指针指向内含有效数据项的最低地址。储藏器地址0 xA0000004栈顶数据0 xA0000008货仓数据0 xA000000C指针0 xA0000010货仓数据货仓0 xA0000014货仓数据生长空递减（ED）：货仓向下增添，货仓指针向货仓下的第一个空地址。储藏器地址0 xA0000004指针悠闲0 xA0000008堆顶数据0 xA000000C货仓货仓数据0 xA00000100 xA0000014生长货仓数据Chapter9习题解答编写一个程序段，当存放器r3中数据大于r2中的数据时，将r2中的数据加10存入存放器r3；否则将r2中的数据加

10、100存入存放器r3，并把这个程序段定义成一个代码段。AREAADDITION，CODE，READONLYENTRYLoopCMPR3,R2BHIGREATERADDR3,R2,#100STOPGREATERADDR3,R2,#10STOPEND写一个循程序，从0开始10个偶数的累加。AREAFoud，CODE，READONLYENTRYMOVR0，#0；存放累加和MOVR1，#0；存放加数MOVR2，#9；累加次数LoopADDR1,R1,#2ADDR0,R0,R1SUBR2,R1,#1；整累加次数BNELoopStopEND程序，明以下程序完成的功能。llsearchCMPR0,#0LDR

11、NEBR2,R0CMPNER1,R2LDRNER0,R0,#4BNEllsearchMOVPC,LR若R00，则将R0指向的字节数据读入R2；若R00且R1R2，则将R0+4指向的双字数据存入R0中；循环，直至R0=R2退出子程序。阅读程序，说明以下程序完成的功能。strcmpLDRBR2,R0,#1LDRBR3,R1,#1CMPR2,#0CMPNER3,#0BEQreturnCMPR2,R3BEQstrcmpreturnSUBR0,R2,R3MOVPC,LRR0指向数据串S1（的前一个字节单元），R1指向数据串S2（的前一个字节单元）；依次比较字符串S1、S2中的字符，直至任一字符串结束；将

12、S1,S2第一个不同样字符（或最后一个字符）的差存入R0并返回；阅读程序，说明以下程序完成的功能。CMPR0,#maxindexLDRLOPC,PC,R0,LSL#2IndexOutOfRangeDCDHandler0DCDHandler1DCDHandler2DCDHandler3子程序散：若R0在有效范内（小于#maxindex）跳到Hander03所指的子程序之一。程序，明以下程序完成的功能。loopLDMIAR12!,(R0-R11)STMIAR13!,(R0-R11)CMPR12,R14BLOloop将R12开始向大地址方向所指的12个数据入向上生成的堆（R13开始向大地址方向所指的12个元）中；比R12和R14的，若R12小于R14循，否退出程序；分写一个主程序和子程序，主程序子程序的用。要求子程序完成两个数的加法运算功能；主程序完成量的初始化后用子程序，两个数的加法运算。按照以下两种方式来完成程序。主程序采用C言程序，子程序采用言程序；主程序采用言程序，子程序采用C言程序。(1)externintmyadd(inta,intb)intmai