FPGA 设计当中的功耗问题_第1页
FPGA 设计当中的功耗问题_第2页
FPGA 设计当中的功耗问题_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、【Word版本下载可任意编辑】 FPGA 设计当中的功耗问题 随着FPGA的密度越来越高，设计者们正在节能降耗方面取得越来越多的进展。出现降低功耗这一趋势的另一个原因是FPGA正在越来越广泛地应用于智能手机、媒体播放器、游戏机、卫星导航设备以及数码相机/摄像机等便携式设备当中。对于消费电子设备以及医疗、工业，甚至军事设备来说，功耗也许算是选择FPGA时重要的因素了。系统可靠性的提高和易升级性也是需要考虑的重要因素。选择过程中的其他标准还包括成本、容量、性能、功能、功率和封装等。 基于FPGA的系统设计有4个主要的功耗组成部分： 浪涌功耗 配置功耗 编程后静态功耗 动态功耗 FPGA器件的功耗组

2、成和降耗技术由于器件所采用的根本技术的差异而有所不同，比方有SRAM、混合SRAM、Flash和抗熔FPGA技术等。基于SRAM的FPGA器件包含了所有四个主要功耗组成部分，而具有非易失性的Flash和抗熔FPGA则只有两个主要的功耗组成部分（静态和动态功耗）。 浪涌功耗当基于SRAM的FPGA通电时，就会引起电流尖峰，这是因为易失性SRAM晶体管初的逻辑状态不确定。这种电流就是浪涌电流，并且为数百毫安级。基于Flash的FPGA由于采用了“上电即写入（LAPU）”的配置方式，因此浪涌功耗非常小。 配置功耗配置功耗发生在SRAM FPGA写入程序的时候，这个时候系统加电启动并从flash或者E

3、EPROM存储器中比特流数据。通常配置时间为几百毫秒，并且电流强度为数百毫安。 后编程静态功耗该功耗是由于FPGA上大量的晶体管在器件没有开展任何工作时也会出现少量的漏电流。这种漏电流在采用深亚微米技术制造的器件中占到了功耗量的很大一部分。而基于Flash的FPGA不需要任何“保持电流”来维持配置数据，因此与其他任何类型的FPGA相比，其静态功耗都是的。 动态功耗该功耗是器件正在工作的时候逻辑单元的开关电流引起的。动态功耗与工作电压和开关频率成正比。 FPGA节能技巧 选择基于Flash的FPGA，因为它是真正的单芯片解决方案，无需配置支持，不存在浪涌功耗，而且静态功耗低。 选择具有低功耗模式的FPGA，也称为睡眠模式，在该模式下时钟服务电路处于关闭状态，而且I/O被禁用，同时器件状态保持不变。这就极大地降低了静态功耗。 系统时钟频率对于FPGA器件的总体功耗有巨大的影响。时钟频率与带宽性能有直接的关系，但是为了在功耗和吞吐量之间实现的平衡，可以为不需要快速时钟的元件提供一个较慢的始终频率。对于那

人人文库> 全部分类> 办公材料 > 办公文档

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论