CPLD的无人机综合无线电系统中扩频电路的设计

1、【Word版本下载可任意编辑】 CPLD的无人机综合无线电系统中扩频电路的设计 摘 要：本文分析了无人机综合无线电系统中的扩频原理，介绍了一种基于CPLD的扩频电路。该电路多应用于遥控指令的频谱扩展，构造简单、保密性强。 1 引言 扩展频谱通信（简称扩频通信）与常规通信系统相比，具有较强的抗人为干扰、窄带干扰和多径干扰能力，和信息隐蔽、低空间无线电波“通量密度”以及多址保密通信等优点。因此，其在军事通信领域得到了广泛的应用，同时成为无人机综合无线电系统的重要组成部分。 无人机的综合无线电系统采用了遥控、遥测、定位和图像传输四合一的信道综合体制，上行信道（指由地面控制系统向无人机发送信号的信道）

2、传输遥控信号，图像信号、遥测信号和测距信号合用下行信道（指由无人机向地面发送信号的信道）传输，并利用这个下行信道开展天线跟踪和测角。 其中，主、副通道遥控指令发送都采用了扩频技术。其扩频方法是直接序列扩频，即将加密指令数据流与伪噪声数据流系列开展模“2”相加（两者的初始相位应当同步）。其中加密指令码速率3.2K，伪码速率分别为：6.4512M和102.4K。 本文介绍的只是基于CPLD芯片EPM7128S设计的加密扩频板中的遥控指令编码的扩频部分，与其一体的指令加密部分没有涉及。 2 无人机综合无线电系统中的频谱扩展技术 无人机的综合无线电系统中，主通道遥控部分的指令扩频和副通道的遥控载波调制

3、、遥测部分的伪码调制和测距部分的伪码测距都要用到扩频码m序列码。 其中，主通道遥控部分的指令扩频，用到两个m序列，一个周期为127位，另一个为63位。两者模“2”（即异或运算）后生成8001位的复合码。虽然复合码的伪噪声特性比起单码的特性稍差些，但有同步时间短，便于与下行测距码同生的优点。复合码通过与指令数据流开展模“2”，完成频谱扩展，扩频后指令码速为：6.4512M。 副通道的遥控载波调制，并不采用主通道的扩频方式，而是将遥控码序列调制（实际也是扩频）在主通道产生的周期为127位的m序列（也叫测距码）上，码速为：102.4K。并利用周期为63位的m序列的全“1”状态对输入的6.4512M的

4、时钟开展63分频。 遥测部分的伪码调制和测距部分的伪码测距用到的m序列编码都是周期为127位m序列。其要么复制上行信道的测距码，要么由本地产生，码速为：102.4K。 这里我们讨论的上行信道中的扩频电路的构造，对于下行信道而言，要么复制上行信道中的m序列码，要么采用上行信道中周期为127位的m序列发生电路。 3 采用CPLD设计扩频电路的优点 CPLD(Complex Programmable Logic Device)是复杂可编程逻辑器件的缩写，它同现场可编程门阵列FPGA（Field Programmable Gate Array）一样，属于近年发展起来的大规模可编程专用集成电路ASIC。

5、由于具有集成度高、可靠性好、速度快、灵活性强、设计周期短、保密性强和成本低等优点，其日益受到广阔电子工程师的亲睐。 无人机综合无线电系统的扩频电路中，采用CPLD设计，具有以下突出优点： 电路的抗干扰能力增强，尤其是对于战场环境下的电磁干扰。 电路的保密性提高，电路不容易被对手分析和复制。 电路的灵活性增强，可以在不修改电路的根底上，通过对CPLD内部逻辑的更改，修改PN码产生电路，从而产生不同的PN码；或者在CPLD内部构造几组不同的PN码发生电路，每次由软件选择一组PN码作为当前的扩频码或测距码。 可以简化电路的逻辑，由于CPLD的时延较短，一般为：几到十几纳秒，因此有些同步电路可以被去除

6、或减少。 本设计选用美国Altera公司的CPLD器件EPM7128SLC84-5，这种芯片是该公司生产的MAX 7000S系列器件中的一种，它有128个宏单元，2500个可用门，用户/脚为60个,频率可达175.4MHz，封装为84脚PLCC形式，时延为5ns。 4基于CPLD 的扩频电路设计 4.1 m序列发生电路的设计 构造一个产生m序列的线性移位存放器，首先要确定本原多项式，通常我们根据不可约多项式表查找本原多项式系数。 在无人机综合无线电系统中，根据不同的条件可选择不可约多项式。这里考虑各方面综合因素， n=6时，我们选择其不可约多项式为：1 103F（1000011），周期为：p=

7、63； n=7时，不可约多项式取 1 211E（10001001），周期为：p=127。当然，我们还可以采用其他的不可约多项式，但是我们一定要保证上、下行信道的周期为127位的m序列的不可约多项式的一致。 例如，周期为63位的m序列，本原多项式为：f (x) = x x 1，电路原理图如图2所示。周期为127位的m序列本原多项式和电路与其类似，这里不再赘述。 4.2 CPLD扩频部分的内部逻辑 其中模块74HC164构成串入并出移位存放器，并与74HC86模块和模块NOR6、NOR8构成63位和127位的m序列。 6.4512M的时钟信号分为两路，一路作为63位PN码的时钟推动PN码产生器工作

8、，另一路送主、副选择电路模块74HC157。 63位PN码使用了6位的移位存放器，在一个周期内，全“1”状态出现，当全“1”出现时，把移位模块的并行输出（6位）送模块74HC30，将检测到一个全“1”脉冲，该脉冲对6.4512M开展63频，频率为102.4K。 该102.4K的信号也分为两路，一路102.4K与6.4512M的时钟信号一起送模块157，当通道选择信号选择主通道工作时，选择6.4512M的信号作为127位的PN码产生器的时钟；当通道选择信号选择副通道工作时，选择102.4K的信号作为127位的PN码产生器的时钟。另一路102.4K的信号经过2分频和16分频，作为同步时钟送飞行控制柜。 当通道选择信号选择主通道工作时，扩频码为63位和127位的PN码模“2”后的8001位的复合码，码速：6.4512M；当通道选择信号选择副通道工作时，扩频码只为127位的单码，码速：102.4K。 同步电路的作用是，使扩频码和6.4512的时钟电路严格同步，从而保证加密指令和扩频码的同步。同步电路通常由74HC74触发模块实现。 由于，EPM7128SLC84-5输入、输出引脚的时延为5ns，所以，实际应用时，同步电路可以去除。而为了