DSPFPGA四轴运动控制器设计方案

1、DSPFPGA四轴运动控制器设计方案DSPFPGA四轴运动控制器设计方案5/5DSPFPGA四轴运动控制器设计方案DSP+FPGA四轴运动控制器设计方案序言运动控制技术是制造自动化的要点基础，其水平高低是衡量一个国家工业现代化的重要标志，研究和开发具有开放式结构的运动控制器是当前运动控制领域的一个重要发展方向。设计了一种基于DSP与FPGA的运动控制器。该控制器以DSP和FPGA为核心器件，针对运动控制中的实时控制、高精度等详尽问题，规划了DSP的功能扩展，并在FPGA上扩展了功能相互独立的四轴运动控制电路。该电路实现了四路控制信号输出，四路编码信号的接收和办理，以及原点信号，正负限位信号等数

2、字量的接收和办理。拥有结构简单、开放性、模块化等特点，可以较好的满足运动控制器的实时性和精确性。系统归纳该四轴运动控制器系统以TI公司C2000系列DSP芯片TMS320F2812FPGA芯片EP2C8F256C6为核心，DSP经过网口接收上位机的控制参数，和ALTERA公司Cyclone系列完成系统地址、速度控制及运动轨迹规划;FPGA完成运动控制器的精确插补功能和外面电路的扩展，系统整体框图如图1所示。运动控制器的主要功能包括：4路模拟电压输出，电压范围为-10+10V，分辨率为16b;4路脉冲量信号输出;4路脉冲方向信号输出;4路驱动复位信号输出;4路驱动使能信号输出;4路差分编码信号输

3、入;4路驱动报警信号输入;8路正负限位信号输入;4路原点信号输入;16路通用数字量。I/O。2DSP模块设计DSP依照从上位机接收的运动模式和运动参数实时计算规划地址和规划速度，生成所需的速度曲线，实时的输出规划地址。TMS320F2812是TI推出的一款特意用于电机控制的32位定点DSP芯片，采用高性能静态CMOS技术，主频高达150MHz（指令周期6.67ns），低功耗，核心电压为1.8V，I/O电压3.3V，支持JTAG界线扫描，128K16b的片内FLASH。有两个事件管理器（EVA和EVB），它们都是特定的外面设备，为多轴运动控制器而设计的。可经过外面积蓄器接口XINTF扩展外面积蓄

4、器。DSP外面模块设计如图2所示。为增强抗搅乱性，DSP经过以太网控制器RTL8019AS与上位机连接，RTL8019AS内部含有一个16KB的SDRAM，DSP经过外面积蓄器接口对其进行读写来接收上位机的命令或向上位机传达反响信号。在数据办理过程中要占用大量的积蓄空间，DSP内部仅含有18K16b的SARAM和128K16b的FLASH，积蓄空间显得过小，所以经过外面接口扩展了256K16bRAM和512K16bFLASH，RAM和FLASH芯片分别选择IS61LV25616AL、SST39VF800，它们都拥有接口简单、读写速度快等优点。SCI模块用于扩展RS232串行通信接口，串口芯片使

5、用MAX3232。运动控制器所需电压为5V，3.3V，1.8V，1.2V。输入电压5V，分别采用稳压芯片LM1085IS3.3，LM1117-1.8将其变换成3.3V和1.8V，由于TMS320F2812的I/O电压3.3V要先于内核电源上电，所以1.8V要由3.3V降压获得，以保证上电次序。1.2V是FPGA内核所需电压，由稳压芯片LM317S稳压获得，LM317S的输出电压范围为1.225V，复位电路采用SP708低功耗微办理器监控器件，此器件有众多的组件，有效的增强了系统的可靠性及工作效率。3FPGA模块设计FPGA用于轴资源的扩展，当接收到DSP中的规划地址后，在轴资源中对其进行变换办

6、理，输出到伺服控制器中，伺服控制器将规划地址与编码反响的计数地址进行比较，获得随从误差，并经过伺服控制算法获得实时的控制量，将控制量传达给D/A变换器，由D/A变换器变换成控制电压输出。EP2C8F256C6是ALTERA公司Cyclone系列芯片，其特点为高性能低功耗，内核供电电压为1.2V，8256个逻辑单元（LEs），182个用户I/O口（项目中使用了157个I/O口），165888b的内部RAM，嵌入了18b的乘法器，每个乘法器又可拆成2个9b的乘法器，芯片内部含有2个锁相环（PLL），8个全局时钟（GlobalClocks）。该芯片所拥有的逻辑单元数、频率和用户I/O口等都能很好的满

7、足设计需求。FPGA的外面模块扩展如图3所示。3.1与DSP接口设计DSP芯片的事件管理器（EVA，EVB）用于和件管理器进行PWM波的控制，当输出模拟量时，FPGA连接，当输出脉冲量控制驱动器时，DSP使用两个事DSP使用GPIOA/GPIOB向FPGA输出规划地址。3.2模拟信号输出电路设计采用D/A变换器AD669进行模拟信号的输出，AD669拥有两级锁存，在设计中，将其四路D/A芯片的第一级锁存处于透明状态，第二级锁存控制信号LDAC连在一起，当四路D/A芯片的数据预装好后，打开第二级锁存，四路D/A芯片即可同时变换，实现了四轴驱动的同时控制。3.3脉冲信号输出电路设计脉冲输出电路由F

8、PGA内部精插补器完成，精插补器依照DSP发送来的粗插补数据产生均匀的脉冲输出，脉冲的输出有两种格式：“脉冲+方向”和“正负脉冲”。由于差分信号对外面电磁等信号有很好的抗搅乱性，特别是对共模搅乱有很好的控制作用。所以脉冲经过光耦间隔后，再将信号接入差分线驱动器AM26LS31出，差分线驱动器AM26LS31的作用是将输入的单极性方波信号转变为一对极性相反的电机驱动信号。后输3.4编码反响电路设计电机编码信号直接传入电机驱动器中，电机驱动器将三对差分编码信号A+，A-，B+，B-，N+，N-作为反馈传给运动控制器。在电机旋转时，所发出的编码信号会出现特别多的毛刺，并且经过驱动器大电源的搅乱，如果

9、直接接到FPGA中，可能会引起误判断，所以先将三对编码信号经过差分芯片AM26LS32转变为单路信号B，N后再接入FPGA中。芯片AM26LS32功能是将输入的一对极性相反的编码器差分信号转变为单极性的脉冲信号，与AM32LS31正好相反。A，3.5开关量接口和通用I/O电路设计输出信号包括复位信号和使能信号，由FPGA产生，经光耦间隔后直接输出;输入信号包括驱动报警信号，正负限位信号和原点信号，这些信号经光耦间隔、电平变换后再由FPGA接收，当FPGA检测到这些信号后，确定详尽的触发信号，做出相应的反响。其余运动控制器还供应了八路数字量输入通道和八路数字量输出通道，输入、输出通道都经光电间隔

10、，以提高抗搅乱性。网口模块设计DSP经过以太网控制器RTL8019AS与上位机连接，RTL8019AS在一块芯片上集成了RTL8019AS内核和一个16KB的SDRAM积蓄器，兼容RTL8019AS控制软件和NE20008b或16b传输，其接口切合Ethernet2和IEEE802.3标准。RTL8019AS与主机的接口模式有三种模式：跳线模式，PnP模式，RT模式。此运动控制器使用便于DSP应用的跳线模式。DSP与RTL8019AS的连接如图4所示。（1）数据总线和地址总线。RTL8019AS的数据总线和DSP的16位数据总线直接相连即可。RTL8019AS片内NE2000寄存器组都是经过其

11、照射I/O端口进行接见，I/O端口共32个，地址偏移量为00H基地址设为300H，则对应的I/O端口寻址范围为：300H31FH。只需要10根地址线就可以对寻址，把SA10SA19接低电平，SA0SA9依照表1接法即可。1FH，把I/OI/O端口进行由表1SA5SA7可以看出，只需要5根地址线就可以寻址32位I/O端口，所以可以直接把接低电平，SA0SA4与DSP的低5位地址线XA0XA4相接。SA9，SA8接高电平，2）控制总线。RTL8019AS片选信号AEN使用DSP的扩展片选信号，IORB、IOWB直接与DSP的读写控制信号相连，中断输出引脚INT0与DSP的XINT2相连，高电平有效的复位输入引脚与监控电路芯片SP708的RST相连，当DSP复位时，RTL8019AS也复位。（3）RTL8019AS与网络介质接口。RTL8019AS可以使用同轴电缆或双绞线作为传输媒介，将其AUI接口接地或悬空，使用BNC接口。BNC接口方式支持8线双绞线或同轴电缆。20F001N是双绞线驱动器，为耦合间隔变压器模块，经过它可以去除因电路数字特点以致的高次谐