计算机组织与结构cpu报告

1、04009315设计目设计任设计总04009315设计目设计任设计总ALU（运算逻辑单元微程序控制单CPU架控制信仿真波计算从1加到100的结4.2 计算5*(-5本设计需要改进的点如下本设计的特点如下从 CPU 设计中活动的心得如下6.附6.56.66.7204009315的目的是设计一个简单的CPU。这个CPU 有一个简单的指令集可以利用它的只考虑 CPU这个CPU 至少由以下生成：控制单元寄存器，ALU和指令集。它们所做的CPU指令字包括两部分：操作码部分（定义了指令的功能，包括加减，逻辑运算等等04009315的目的是设计一个简单的CPU。这个CPU 有一个简单的指令集可以利用它的只考

2、虑 CPU这个CPU 至少由以下生成：控制单元寄存器，ALU和指令集。它们所做的CPU指令字包括两部分：操作码部分（定义了指令的功能，包括加减，逻辑运算等等ACC B916 (1 38指注STORELOADADDSUBJMPGEZElse PC+1PCJMP程序暂MPYDIVANDACCANDORACCORNOTNOT04009315器 404009315器 4 c 04009315 504009315 5040093153.1.6wBlock type: 所设计好的CPU3.1.7PLL（锁相环在此设计中，为了增强RAM 的性能，使用了锁相环。虽然锁相环不是增强RAM 性能的唯FPGA 的资

3、源来实现更加贴近实际。为了保险起见，将时钟倍频到 2;（运算逻辑单元040093153.1.6wBlock type: 所设计好的CPU3.1.7PLL（锁相环在此设计中，为了增强RAM 的性能，使用了锁相环。虽然锁相环不是增强RAM 性能的唯FPGA 的资源来实现更加贴近实际。为了保险起见，将时钟倍频到 2;（运算逻辑单元 616 256ACC=ACCandACC=ACCorACC=shiftACCtoleft1ACC=0 0400931504009315 上图展示了一个LOAD取得指令 02A416，表示将A416 地址的数据提取到ACC 018A16MBR018AMBR01A316，表示

4、将ACC到A30400931504009315MBR 数据005D16MBRBRACC005D16+679=772上图展示了JUMPGEZ 0416MARPC040093154.2 计算 5*(-040093154.2 计算 5*(- 为了展示结果用的一个指令所用的时间和等待 PLL 初始化所用的时间。 利用PLLCPU 的时候，CPU CPU 汇编指的地内LOADMPYSTORE04009315 input7:03:0output04009315 input7:03:0output15:0edge /1 input 15:0 ALUI;input15:0reg15:0reg15:0outpu

5、t15:0output15:0edge04009315beginALUO=ALUI;MBRO=ALUI;end 04009315beginALUO=ALUI;MBRO=ALUI;end input15:0 input7:0reg7:0output7:0edgeif(c2=1) BUS=PC; input15:0input7:0output15:0reg15:0output7:0reg7:0edge04009315 04009315 7:0 input15:0output7:07:0edge moduleinput7:0 input15:0output7:0reg7:0/PC if(c3) O=

6、I;04009315input 7:0 IR;inputoutput04009315input 7:0 IR;inputoutput15:0reg15:0output3:0reg 3:0 ALUop; output 4:0 nextsreg 10:0 nextsreg5:00400931504009315e=14;/JMPMAR-MBR7:0 fetchcontrol_signal=16b0000_1000_0000_0000; /MBR-ACC04009315control_signal=16b0000_0000_0010_0000; /Memory-MBR04009315control_signal=16b0000_0000_0010_0000; /Memory-MBRcas