计算机组成原理实验报告-八位补码加减法器的设计与实现_第1页
计算机组成原理实验报告-八位补码加减法器的设计与实现_第2页
计算机组成原理实验报告-八位补码加减法器的设计与实现_第3页
计算机组成原理实验报告-八位补码加减法器的设计与实现_第4页
计算机组成原理实验报告-八位补码加减法器的设计与实现_第5页
已阅读5页，还剩15页未读， 继续免费阅读

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

计算机科学与技术学院实验报告书实验名称班级学号姓名指导教师日期成绩实验1八位补码加/减法器的设计与实现一、实验目的1.掌握算术逻辑运算单元（ALU）的工作原理。位补码加/减法运算器的设计方法。二、实验任务位补码加/减法位补码加/减法运算器进行功能仿真测试。（1AAH-55H，检查运算结果是否正确，请12H+34H-56H，将结果存入寄存器三、实验要求四、实验预习内容1.实验电路设计原理及思路说明然后以此基础上实现八位补码加/减法器的设计，考虑到实现所需既可以实现加实验参考电路如下图所示，下图（a）是位全加器的电路原理图，图（b）是位全加器采用行波进位方法设计的多位补码加/减法运算器。2-一位全加器（FA）功能表接口都是低电平有效，nsw-bus，nalu-bus绘制电路原理图。绘制完成存盘后进行编译。编译通过后，可以进行步骤（2）位补码加/减法运算器A（十进制）B（十进制）S（二进制）六、仿真调试的过程、仿真结果的分析和仿真测试的结论将表9与表11相对照，可知一位全加器FA正确。中新建仿真波形文件，如下图7所示。计的电路实现了八位补码加/减法器的功能。8位运算器通路电路图9AAH-55H，检查运算结果是否正确，请说明检七、实验体会与小结

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论