毕业论文-LDO稳压器的电路及版图设计

1、大连东软信息学院本科毕业设计（论文）论文题目论文题目：LDO稳压器的电路及版图设计系 所：电子工程系 专 业：电子信息工程（微电子制造方向） 学生姓名： 学生学号： 指导教师： 导师职称：讲师 完成日期：2014年4月28日 大连东软信息学院Dalian Neusoft University of Information大连东软信息学院毕业设计（论文） 摘要 IV LDO稳压器的电路及版图设计摘 要随着信息科学的飞速发展，电源IC技术已经变得越来越重要。在众多的电源技术中，由于低压差线性稳压器(LDO)的体积小、电源抑制比高、功耗小、噪声低及其应用端的电路简单等优点在众多电源IC中，人们的关注

2、度非常普遍。另外，由于LDO还具备比较好的负载瞬态响应与线性瞬态响应，这些优点使它在各个领域占有非常重要的地位，比如在MP3播放器、无线电话、PDA等电子设备中被广泛应用。因此，当前电源IC技术领域的研究热点为线性稳压器的设计，具有重要的理论意义和实际应用价值。文中详细的对LDO线性稳压器的整体电路结构及其工作原理作了简单介绍，并给出了各个主要子模块电路的设计。另外，保证芯片在正常工作时能够安全，还对限流保护电路和过温保护电路进行了设计。LDO线性稳压器在设计时的一个很大的难点就是整个系统的稳定性问题，本设计也不例外。本文的仿真结果均采用Cadence-Spectre仿真工具来完成的，并且本文

3、的版图也是利用Cadence完成的。在实现匹配过程中，集成电路版图设计是一个非常重要的环节。一个优秀的版图就可以大大提升一个设计。关键词：线性稳压器，瞬态响应，稳定性，版图设计大连东软信息学院毕业设计（论文） AbstractLDO Regulator Circuit and Layout Design AbstractWith the rapid development of information science, power IC technology has become increasingly important. Among the many power technology,

4、due to low dropout linear regulator (LDO) small size, power supply rejection ratio, low power consumption, low noise and its applications side simple circuit in the power supply IC in many peoples attention very common. In addition, due to the LDO also has better load transient response with a linea

5、r transient response, these advantages in that it occupies a very important position in various fields, such as MP3 players, wireless phones, PDA and other electronic devices are widely used. Therefore, the current research focus power IC technologies for the linear regulator design has important th

6、eoretical and practical value.In detail on the overall LDO linear regulator circuit structure and its working principle is briefly introduced, and the design of each major sub-modules of the circuit. In addition, to ensure that the chip can be safe in normal operation, but also to limit protection c

7、ircuit and over-temperature protection circuit design. In the design of a great difficulty LDO linear regulator is the stability of the whole system, this design is no exception.The simulation results in this paper are used Cadence-Spectre simulation tools to complete, and the layout of this paper a

8、lso uses Cadence completed. In the realization of the matching process, IC layout design is a very important part. A good layout can greatly enhance a design.Key words: Linear regulators, Transient response, Stability, Layout大连东软信息学院毕业设计（论文） 目录目 录 TOC o 1-3 u 摘 要 PAGEREF _Toc387824423 h IAbstract PA

9、GEREF _Toc387824424 h II第1章绪 论 PAGEREF _Toc387824425 h 11.1 背景及意义 PAGEREF _Toc387824426 h 11.2 LDO的国内外现状 PAGEREF _Toc387824427 h 11.3 LDO的发展趋势 PAGEREF _Toc387824428 h 2第2章LDO基本原理及性能参数 PAGEREF _Toc387824429 h 42.1 LDO的基本原理 PAGEREF _Toc387824430 h 42.1.1 LDO的基本结构 PAGEREF _Toc387824431 h 42.1.2 LDO的工作原

10、理 PAGEREF _Toc387824432 h 52.2 LDO的性能参数 PAGEREF _Toc387824433 h 5第3章LDO的电路构架 PAGEREF _Toc387824434 h 103.1 构架概述 PAGEREF _Toc387824435 h 103.1.1 标准分类 PAGEREF _Toc387824436 h 103.1.2 芯片的整体电路 PAGEREF _Toc387824437 h 113.2 各个子模块的设计 PAGEREF _Toc387824438 h 113.2.1 使能控制模块 PAGEREF _Toc387824439 h 113.2.2 基

11、准电压模块 PAGEREF _Toc387824440 h 123.2.3 过温保护模块 PAGEREF _Toc387824441 h 133.2.4 误差放大器模块 PAGEREF _Toc387824442 h 143.2.5 限流保护模块 PAGEREF _Toc387824443 h 143.2.6 静电释放模块 PAGEREF _Toc387824444 h 153.3 电路仿真 PAGEREF _Toc387824445 h 15第4章LDO的版图 PAGEREF _Toc387824446 h 174.1 集成电路版图设计(LAYOUT)概述 PAGEREF _Toc38782

12、4447 h 174.2版图设计基本规则 PAGEREF _Toc387824448 h 174.2.1 匹配性设计 PAGEREF _Toc387824449 h 174.2.1.1 匹配电阻设计 PAGEREF _Toc387824450 h 184.2.1.2 匹配电容设计 PAGEREF _Toc387824451 h 184.2.1.3 匹配MOS管设计 PAGEREF _Toc387824452 h 184.2.2 耦合效应 PAGEREF _Toc387824453 h 194.2.3 寄生效应和闩锁效应 PAGEREF _Toc387824454 h 194.3 模拟电路的版图

13、技术 PAGEREF _Toc387824455 h 204.3.1 器件的匹配 PAGEREF _Toc387824456 h 204.3.2 天线效应（Antenna effect） PAGEREF _Toc387824457 h 214.4版图验证 PAGEREF _Toc387824458 h 224.4.1 设计规则检查DRC PAGEREF _Toc387824459 h 234.4.2 版图与原理图一致性检查LVS PAGEREF _Toc387824460 h 23第5章总 结 PAGEREF _Toc387824461 h 24参考文献 PAGEREF _Toc3878244

14、62 h 25致 谢 PAGEREF _Toc387824463 h 26大连东软信息学院毕业设计（论文）- 第1章绪 论近十几年来，具有低压差、低功耗的LDO（Low Dropout）稳压器被掌上电脑、笔记本电脑、移动电话等便携式设备及医疗、测试仪器的迅猛发展所拉动而快速发展。在LDO稳压器中电源是主要的噪声源。尤其在高频，系统稳定性受电源电压变化的影响更大。误差放大器是LDO稳压器的重要组成部分，其稳定性与整个LDO稳压器系统的稳定性能密切相关。电子产品中不可缺少的器件之一电源管理器件，与整个电子工业的发展休戚相关。本章首先简要介绍了电源管理IC(Intedrated Circuit)的背

15、景及现状；然后再重点介绍LDO线性稳压器LDO的发展趋势。 1.1 背景及意义在飞快发展的科学信息技术领域中，电源IC技术的地位显得越来越重要。不管是先进的无线智能的通讯设备，还是汽车电子产品，都展现了电源IC技术的优越性。当前集成电路产业研究发展中电源IC技术已经成为其中的一个热点，是一种不可缺少的技术。现如今，人们的工作、生活的各个方面已经被电源IC技术设计的各种电子产品完全普及到，所以它的功能会愈来愈强、性能价格比也会愈来愈高、市场的竞争更会愈来愈激烈。虽然电源IC的市场非常广，但中国制造的市场份额不大，主要为国外进口产品。国内市场份额的50几乎被外资企业所占据。例如国家半导体排名第二的

16、德州仪器是最大的供应商，美信、安森美、国际整流器也是目前电源IC市场中最具竞争力的国外企业。然而刚刚开始的国内电源设计，研发能力与国外比较薄弱，不管是制造水平还是设计技术都相对的落后。若想把应有的市场份额从众多的外资企业手中夺回，国内就必须努力学着迎合市场的需求，设计出质量高、成本低的电源产品，于此同时更得不断努力壮大自己来面对猛烈的市场竞争。1.2 LDO的国内外现状在国外，逐渐呈现出衰退趋势的LDO线性稳压器是采用NPN工艺进行设计的，而PNP的还保持了部分的市场；主要应用在8V以内是PMOS工艺；脱落电压要求相对高的领域是DMOS工艺：基于BCD设计的LDO也逐渐开始了批量生产：许多LD

17、O线性稳压器典型产品大都是低成本的CMOS工艺设计实现。在国外， NPN和PNP双极工艺设计中产生大的脱落电压与功耗的问题被做出了大量的研究。采用NMOS、PMOS以及CMOS技术或是修改传输器件的结构，在保持功耗最低前提下，大幅度地降低脱落电压。然而在军事与一些特殊应用领域中采用双极和BiCMOS工艺技术设计的线性稳压器依然具有其他LDO产品不可替代的优点，例如在要求较高功率但对脱落电压要求不是很高的领域、高性价比的领域具有一定的优势，保持着自己的发展和生存空间。在国内，LDO线性稳压器的开发还处于起步阶段，产品种类少产量小，而且大多数产品的性能差。目前国内的企业能自主研发及生产LDO线性稳

18、压器的大约有300家，形成规模的也不过十几家。虽然国内相当的市场已经被很多企业的LDO产品所占据，并且还有少量LDO产品出口，但还是缺乏电路设计的核心技术，所以仍需要把大量的精力放在LDO线性稳压器的研究和开发上。1.3 LDO的发展趋势当今，电子技术瞬息变化，电源IC技术也是飞快的发展，它由简单的电路变为今天的具有复杂功能的模块。而且电压稳定的方法，也由线性稳定发展到了非线性稳定，电源电路更是由简单变得非常的复杂，电源IC技术正从只能依附其它电子设备的状态发展为一个独立的庞大的学科分支。LDO的发展趋势有如下： (1) 体积和成本最小化；在其他性能不改变的前提下，成本更低、体积更小的产品一定

19、更具有市场竞争力。为了缩小体积， LDO线性稳压器主要要解决的困难之一就落在了封装上。而各个厂商的目标就是提高利润、缩减成本。换言之，LDO线性稳压器现在面对的关键任务之一就是如何最大化产品的性价比。(2) 电源寿命和效率最大化；消费者最为关心的性能之一是电子产品中电池的寿命。延长电子产品的使用时间和提高电池的寿命，已经是电源设计的重要发展趋势。预计将来几年，LDO线性稳压器的发展也将主要围绕这种发展趋势展开。(3) 设计周期最短化；由于产品的飞快更新换代和市场竞争的日趋激烈，使得企业就在尽可能短的时间内将产品推向市场以抢占先机。所以，LDO的设计周期也从过去的1218个月变为6个月逐渐更短。

20、使得电源IC设计人员不得不迎接严峻的挑战。(4) 模拟电源和数字电源的相互结合。过去业界大多数人认为，电源IC的主导权很快被数字技术所争夺。但对于用户的来说，成本低才是最先考虑的。现如今的实际情况是，看起来这两种技术正并驾齐驱，实际互相补充。两种技术的相互结合，使得电源技术被共同推动发展。数字LDO技术的出现也是在这种驱使下发展出来的。这种技术的实现是误差放大器被ADC和DSP所取代，从根本上讲，它是模拟LDO与数字单元相结合的结果。(5) 电压提供多样化：现如今的便携产品都有照相、录像、视频、音频等多种功能。对于不同的功能都需要不同的电压来实现功能，而且要求提供的电压可靠、高效、稳定、干净。

21、所以这就要求LDO具有能够提供多种输出电压和有效地管理多种电压的功能，而且使之互相不干扰。 大连东软信息学院毕业设计（论文）第2章LDO基本原理及性能参数随着便携式电子产品的不断发展及普及，人们的要求越来越高，使用寿命以及延长电池的待机时间的要求，开关稳压器和传统的线性稳压器均无法满足：另外，随着系统主电源的不断降低，人们对新型稳压电源的需求越来越强烈。LDO(Low Dropout Voltage Regulator)线性稳压器能够作为一种微功耗的片上系统，是因为具有成本低廉、结构简单、功耗低、封装小和外围器件少等优点，逐渐被人们所关注。本章首先分析了LDO线性稳压器的基本结构，然后介绍了它

22、的基本原理。在此基础上，分析了LDO的几个基本性能参数，最后是本设计的电气参数等。2.1 LDO的基本原理 LDO(Low Dropout Voltage Regulator)线性稳压器，也称为低压差线性稳压器，是一个具有很低的自功耗的微型片上系统，具有极低导通电阻RDS（ON）的MOSFET调整元件、基准电压、误差放大器和各种保护电路等功能模块集成在同一个芯片上构成LDO。LDO改善传统的线性稳压器效率低的方法是在调整元件上的压降非常低。2.1.1 LDO的基本结构LDO线性稳压器的基本外部结构，如图2.1所示。它由参考电压源、功率管、反馈网络、误差放大器组成；如果芯片要可靠、安全的工作，还

23、应该包含启动、过流保护以及负载电流采样、欠压锁定、过温保护等电路模块。 图2.1 LDO线性稳压器的基本外部结构(1) 带隙基准电压源VREF为误差放大器提供参考电压VREF的是带隙基准电压源，LDO线性稳压器的精度直接受它的影响。(2) 反馈网络反馈网络是通过对LDO线性稳压器的输出电压进行采样，将得到的反馈电压送到误差放大器的输入端，与参考电压进行比较。由电阻RF1、RF2组成。(3) 误差放大器EA参考电压VREF与反馈电压VFB进行比较产生的电压是误差放大器，它是用于控制功率管栅极的，并调整流过功率管的导通电流，使VOUT稳定。(4) 功率管输入端大的电流流向负载的通道是功率管，也叫做

24、“调整管”。2.1.2 LDO的工作原理通过负反馈作用来调整流过调整管的输出电流，使得VOUT保持稳定，这是LDO线性稳压器的工作原理。在图2.1中，误差放大器中的反相输入端和VREF相连，VOUT通过RF1、RF2反馈网路分压后，将产生的输出反馈电压VFB与误差放大器中的同相输入端相连， LDO线性稳压器的输出端接入负载RL、CL。当VOUT升高时，误差放大器同相输入端的电压随着升高，随着增大的还有反馈电压和参考电压的差值，调整管的IOUT减小，负载RL就会被CL放电，VOUT也会降低。相反，当VOUT降低时，输出电压经过反馈网路的分压之后，误差放大器同相输入端的电压随着降低，反馈电压与参考

25、电压的差值会减小，调整管栅极电压也会降低，CL被充电的同时输出电流跟着增加，VOUT升高。这样，总是处于深度负反馈状态，并对VOUT进行连续校正的LDO线性稳压器，才能使得输出电压总是稳定的。2.2 LDO的性能参数LDO线性稳压器几个主要的性能参数有：静态电流、转换效率、漏失电压(Dropout Voltage)、线性调整率、电源抑制比以及负载调整率等。详细介绍如下。(1) 漏失电压V DropoutLDO线性稳压器要具有保证VOUT稳定的能力只有当VIN大于VOUT一定数值。在VIN减小到了某一临界值的时候，系统对VOUT的调整能力才会失去。该临界值时输入电压与输出电压之间的差值定义为漏失

26、电压VDropout。如图2.3所示。 图2.3 LDO的输入输出特性 (2-1)PMOS调整管工作于线性区时是临界值，可以等效为串联电阻RON。如果负载电流是IOUT，则LDO线性稳压器的漏失电压又可表示为： (2-2)实际应用，我们应尽力降低PMOS调整管临界工作点时的导通电阻。漏失电压与导通器件的类型也有很大的关系。 (2) 转换效率LDO线性稳压器的转换效率定义为： (2-3)若LDO线性稳压器的输出电流IOUT较大，则静态电流可以忽略不计(常为A量级)。则IOUT=IIN，效率可近似为： (2-4)损耗功率是PMOS调整管承受的压降VDropout和管内电流IOUT的，这部分功率以热

27、量形式被释放。 (3) 静态电流Iq是整个电路从电源吸取的电流为静态电流，也叫地电流，通常是输入电流和输出电流的差，它反映了LDO内部电路消耗的功率。对于设计来说，总是希望静态电流越小越好， LDO线性稳压器的效率越高需要的静态电流就越小。 (2-5)调整管和偏置电流(反馈电阻、误差放大器和电压基准)的驱动电流构成静态电流。电流的大小主要受电路的结构、环境温度和调整管等因素的影响。正常工作时，PMOS调整管工作在饱和区，漏源之间的电流为： (2-6)可见，输出电流仅与过驱动电压VOV(=VGS-VTH)有关。 (4) 负载调整率LDO线性稳压器的输出电压VOUT伴随负载电流的逐渐增大而逐渐降低

28、。VOUT跟随负载电流变化的灵敏度是负载调整率所反映出来的，灵敏度越小则说明VOUT受负载变化的影响就越小，LDO线性稳压器的稳压能力就越强。设VOUT是输出电压变化，IOUT为负载电流变化，负载调整率的定义为： (2-7)设gm为功率管的跨导，AVD为误差放大器的开环差模增益。当误差放大器的同相输入端变化为VFB时： (2-8)把式(2-8)分别代入到式(2-7)中，可以解出负载调整率为： (2-9) (5) 线性调整率输出电压VOUT随输入电压的变化而变化。LDO线性稳压器VOUT受VIN的影响程度是靠线性调整率反映出来的，输出电压随输入电压的变化越小，输出电压就越稳定，则LDO的性能也就

29、越好。假设VOUT、VIN为输出电压和输入电压的变化，线性调整率的定义为： (2-10)若RL为LDO线性稳压器的外接负载，反馈电阻R1+R2与其并联，则等效电阻为： (2-11)假设gm为功率管的跨导，AVD为误差放大器的开环差模增益，输入端到输出端的等效电阻用RDS表示，则输入电压发生变化后，LDO的输出可表示为： (2-12)通常认为R1+R2+gmAVDReqRlR1+R2，故忽略R1+R2项，可得： (2-13)式(2-13)两边对VIN求导，得线性调整率为： （2-14） (6) 电源抑制比(PSRR)电源抑制比 (Power Supply Rejection Ratio)是对LD

30、O线性稳压器的VOUT对VIN纹波抑制能力的一个交流参数的反映。一般情况下输入和输出的频率是一样的，电源抑制比的值越大，说明LDO的纹波抑制能力就越强，也就是输入对输出的影响很小。电源抑制比的定义为： (2-15)LDO的电源抑制比PSRR主要与误差放大器和基准电压源的PSRR有关。本设计的LDO线性稳压器的电气参数如表2.1。其中Note1:VIN(min)=VOUT+VDROPOUT。表2.1 LDO的电气参数参数名称符号测试条件最小值典型值最大值单位输入电压VINNote17V输出精度VOUTIO=1mA-1.5+1.5%漏失电压VDROPOUTIO=300mA VO=VONOM-2.0

31、%1.5VVO(NOM)=2.0VSeeChart1300mV2.0VVO(NOM)=2.8V4002.8VVO(NOM)1.2V300mA限流值ILIMVO1.2V300450mA短路电流ISCVO0.8V150300mA静态电流IQIO=0mA3050A接地电流IGNDIO=1mA to 300mA35A线性调整率REGLINEIO=5mA VIN=VO+1 to VO+2VO= 2.0V0.020.1%负载调整率REGLOADIO=1mA to 300mA0.21%关断温度OTS150滞后温度OTH30温度系数TC30ppm/电源抑制比PSRRIO=100mACO=2.2Ff=1kHz5

32、0dBf=10kHz20f=100kHz15输出电压噪声eNf=10Hz to 100kHz IO=10mA,CBYP=0FCO=2.2F30Vrms偏置电流IADJ1A基准电压VREF1.203 1.2151.227V使能阈值VEHVIN=2.7V to 7V2.0VINVVELVIN=2.7V to 7V00.4V使能偏置电流IEHVEN=VIN, VIN=2.7V to 7V0.1AIELVEN=0V, VIN=2.7V to 7V0.5A关断电源电流ISDVIN=5V, VO=0V, VENVEL0.51A关断输出电压VO,SDIO=35A,VENVEL00.1V第3章LDO的电路构架

33、LDO的基本结构及其工作原理在上一章已经作了简要的分析，LDO的几种关键性能也重点的讨论了。在本章，由于应用需求，来设计出一款LDO线性稳压器芯片。首先对该芯片的整体架构进行描述，然后是该芯片的各个关键子模块的设计，并给出了仿真结果。3.1 构架概述3.1.1 标准分类电源管理IC根据不同的标准，有不同的分类方法。(1) 根据电路结构的不同，又可分为以下几类：功率因数校正(PFC)预调器；线性变换器；DC/DC变换器；AC/DC离线变换器；电池充电/管理IC；脉宽调制/脉频调制(PWM/PFM)控制器；(2) 根据电源的控制信号类型的不同，可以划分为数字电源、模拟电源和混合电源。数字电源有高的

34、灵活性的特点，能通过编程为不同的用户提供智能化的解决方案，但是数字电源的缺点是成本比较高，而且数字电源的性能也不如模拟电源好。模拟电源的发展是最早的，而且技术也比较成熟，在无需和外部通信的场合下，模拟电源可以提供最经济有效的电源管理解决方案。混合电源是最晚才发展起来的电源IC管理技术，数字电源和模拟电源的优点全都综合到混合电源上。目前已有很多商家发展了混合电源IC产品，但成本较高。和其它电源比较，线性稳压电源具有以下一些突出的优点：在便携电子设备中线性稳压器的封装非常适合被应用，如掌上电脑、无线电话等；外围的电路简单，构成整个电源方案需要的电容很少：输出电压噪声非常低，噪声敏感的音频电路的供电

35、电路非常适合，同时，没有开关导通、关断时，大电流的变化所引发的电磁干扰(EMI)，所以好设计；输出电流较小则线性稳压器的成本就比较低。正是这些优点，在手机等便携式电子设备中线性稳压器才被广泛应用。LDO的发展标准有如下几点：(1) 具有更低的待机功率容量； (2) 趋向于数字化控制的电源和电源管理集成电路； (3) 获得更高的效率； (4) 减小尺寸和降低重量； (5) 绿色电源的趋势 (6) 遵守制订的规章3.1.2 芯片的整体电路所设计的芯片原理框架图如3.1所示。图3.1 所设计的LDO原理框架图芯片的整体电路设计如图3.2所示。可以划分为几个模块：使能控制模块（Start&EN）、基准

36、电压模块（VREF）、过温保护模块（OTP）、误差放大器模块（EAOP）、限流保护模块（Short circuit protect current limit）以及静电释放模块（ESD）等。 图3.2 芯片的整体电路3.2 各个子模块的设计 3.2.1 使能控制模块 使能控制模块为其它模块提供了使能控制信号。当使能控制模块输入低电平时，进入关断模式；当使能控制模块输入高电平时，芯片则开始正常工作，此时使能控制模块可以和电源直接相连。图3.3 使能控制模块电路 本文芯片的使能控制模块的具体电路结构见图3.3。3.2.2 基准电压模块 基准电压是整个LDO线性稳压器的一个核心部分，其性能好坏直接影

37、响着芯片输出电压的精度。BGR(带隙基准电路，即band gap reference)的功能是提供与温度无关的电源参考，这由正温度系数的量VEB和负温度系数的量VEB相叠加得到。本文所设计的基准点压源的电路图如3.4所示。 图3.4 基准电压模块电路基准电压源的主要设计指标包括：工作电流、最低工作电压、电源抑制比和温度系数。 (1) 工作电流：是电压基准在正常工作的时候所用的电流。电池供电的设备中，一个非常重要的性能指标是工作电流，工作时间越长证明工作电流就越小。(2) 最低工作电压：最低的电源电压能够使电压基准可以正常工作就是最低工作电压。CMOS工艺的特征尺寸要求越来越小，使得允许的电源电

38、压就会越来越低。电压基准可以在较低电源电压下工作就更被要求。在电池供电设备中，工作电压低标志着电池的使用周期可以更长。(3) 电源抑制比：反映基准电压受电源电压的波动的影响程度。电源抑制比要是越高，表示基准输出电压就越稳定。本文中当IO=100mA、CO=2.2F一定时，f=1kHz时电源抑制比为50dB；f=10kHz时电源抑制比为20dB；f=100kHz时电源抑制比为15dB。(4) 温度系数：反映基准电压受温度变化的影响程度。好的电压基准，其温度系数仅为几个ppm。本文基准电压的温度系数为30ppm/。3.2.3 过温保护模块 过温保护电路可以限制芯片的功耗。过温保护电路是在芯片温度过

39、高，关断整个电路，以达到保护芯片和系统的目的。当外界条件恢复正常时，整个电路又重新恢复到正常工作状态，具体电路如图3.5。 LDO线性稳压器中的发热元件调整管，被封装在同一个管壳内，为了防止早高温环境下调整管对整个芯片所造成的热破坏，LDO的系统必须具有过温保护功能来改善。过温保护电路(OTP：Over Temperature Protection)是靠对温度敏感的元件来进行芯片内部温度变化的检测，当温度超过已经设定的值时，保护电路就开始工作，将系统关断，一直到温度回到安全工作区。此外，为了防止系统在关断温度附近频繁的开启与关断，即是热振荡，需要把温度滞回功能加入到过温保护电路中。二极管、三极

40、管的温度特性在传统的过温保护电路中作为传感器。图3.5 过温保护模块电路 本文所设计的这款LDO芯片在正常工作的结温范围是-40+125，最高的工作温度为150，温度滞回30，即当芯片的温度超过150时，过温保护电路开始工作，系统就被关断，只有在温度降低到120，电路系统才会把关断状态消除。3.2.4 误差放大器模块 LDO线性稳压器的核心是误差放大器，对基准参考电压与输出反馈电压进行比较再将其差值信号放大，之后通过对调整管栅电压的控制，使得输出电压稳定在预定值上这就是是它的主要作用。误差放大器和功率管一同在LDO的系统中被看作为跨导放大器， LDO的整体性能被它直接影响着，包括负载调整率、线

41、性调整率、稳定性和瞬态特性等。所以，对LDO整体设计而言设计一个满足各项性能指标的误差放大器显得非常重要。 图3.6 误差放大器模块电路图3.6是为本芯片设计的误差放大器具体结构电路图。3.2.5 限流保护模块 芯片内部有一个通过对旁路晶体管栅电压的监测，来判断输出端状态的电路就是限流保护电路。只要输出端一旦出现了过载，芯片内的限流保护电路就开始工作，来保证整个芯片的安全。在LDO线性稳压器过载或LDO在输出短路的工作状态下，负载电流过大不仅使功耗有巨大的浪费，而且电路极有可能被损坏。为了确保整个系统安全稳定地工作，防止这种情况的发生，电流限电路被集成到LDO芯片中。按功能划分常用的电流限电路

42、大致可以分成两种：折返式电流限电路和恒定式电流限电路。后者可以在短路或者过载发生时，把 LDO的输出电流始终限定在某个值IM。但是IM通常都是一个较大值，所以恒定式电流限仍然会有很大的功率耗损。前者则很好地解决了这个问题。LDO线性稳压器的IOUT始终被折返式电流限监测。与恒定式电流限相比较折返式电流限有一个最大不同，是随着输出电压的下降而最大限流值ILIMIT会不断减小。当输出短路的时候，最大电流限ILIMIT会是一个很低的值，比系统最大IOUT低得多。所以，与恒定式电流限相比较折返式电流限节省更多的功耗，在如今的LDO线性稳压器中被广泛采用。 图3.7 限流保护模块电路本文所设计的属于折返

43、式限流保护电路，图3.7为限流保护电路的具体结构电路图。3.2.6 静电释放模块 电子元件在制造、生产、测试、存放、运输等的过程中，在人体、储放设备、仪器等之中会累积静电，电子组件也可能会累积静电。由于接触，不可避免的会在芯片表面和内部产生静电积累。因而形成了一个放电路径，这就使得静电放电把电子组件破坏。芯片的制造与使用过程中ESD极易造成芯片的损坏。 图3.8 LDO的静电释放电路由于ESD产生的各种原因以及对集成电路放电的形式不同，通常可以将ESD分为人体模式(HBM Human Body Model)、机器模式(MM Machine Model)、电场感应模式(FIM Electric

44、Field Sensing Model)和组件充电模式(CDM Components Charging Model)。本文ESD的电路图如图3.8所示。3.3 电路仿真 漏失电压是LDO线性稳压器的一个非常重要参数，它代表LDO线性稳压器能够正常工作使所允许的输入供电电压与VOUT间的最小差值， LDO输入输出的转换效率大部分是由这个参数所决定的。 图3.9 漏失电压仿真结果 图3.10 电源抑制比图3.9为本文LDO的漏失电压仿真结果。电路对电源纹波的抑制性能称为电源抑制比(PSR)，通常是输出电压纹波分量与输入供电电压纹波分量的比值表示的。本设计的电源抑制比仿真结果如图3.10所示。第4章

45、LDO的版图IC电路设计和制造的桥梁是版图，其目的是把电路中所有器件和其相互连接的关系转换成为掩模图形数据模板，并用于各个工艺制造流程当中。IC电路的物理实现也是它。整个IC电路设计的关键就是版图设计，芯片性能和功能都直接受它的影响。模拟电路的版图在设计时，是利用相应的版图技术使器件之间的噪声、串扰、失配等效应消失或减弱。本文设计的LDO线性稳压器是利用Cadence画图软件完成整体版图设计，并通过DRC、LVS验证。4.1 集成电路版图设计（LAYOUT）概述集成电路版图定义为制造IC时所用的掩模上的几何图形。将确定好参数的电路图通过版图设计转化成制造IC所需要的几何图形，整个IC设计过程的

46、重要一环就是版图设计。集成电路版图的设计可以划分为四个子步骤：划分、布图规划和布局、布线、压缩。版图设计的设计方法通常有三种：半定制设计、全定制设计和手工设计。手工设计虽然周期长、效率低，但是芯片的面积可以充分被利用，电路性能的要求更好。所以一般手工设计的方法被用到模拟电路的版图中。版图被完成之后一定要对相应的版图再进行验证。集成电路版图的验证包括以下四个方面：设计规则检查(DRC)、原理图与版图对照检查(LVS)以及版图参数提取(LPE)。版图最终能不能进行流片要看在LPE验证后得到版图网表是带有寄生参数的，然后对此网表进行仿真。看仿真是否达到指标，达到指标就会生成GDS-II或CIF文件，

47、然后交付到工厂生产。若是指标没有达到，版图或电路就要重新设计。在制造工艺中为了保证各步出现偏差的情况下仍能够正确制造晶体管与各种连接，一定的规则版图设计也需要遵循。有元件的最小宽度，同一层的相邻部件之间的最小间距，不同层有交叠的部件之间最小的交叠面积和最小的超出长度等设计规则。4.2版图设计基本规则版图设计除了需要参照给定的设计规则之外，对于版图的性能其他潜在的影响因素也需要考虑。这些因素有器件的匹配性与耦合效应等。4.2.1 匹配性设计版图的匹配度设计决定芯片的很大一部分性能，所以版图设计中很重要的一部分是电路器件的匹配性设计。电阻、MOS管和电容是CMOS集成电路中的最主要元件，所以电阻、

48、MOS管和电容的匹配性设计就变得非常重要。4.2.1.1 匹配电阻设计(1)用同种材料作匹配电阻；(2)具有相同宽度的匹配电阻；(3)足够宽的匹配电阻；(4)相同几何形状的匹配电阻；(5)同相放置方法的匹配电阻，可以消除电阻间的交叠电容；(6)将匹配电阻靠近放置可以降低匹配电阻间的不匹配因素；(7)对于较大的电阻匹配可以采用交叉阵列放置的方法； (8)如果电阻阵列较大，可以在电阻阵列两端安置假电阻，以增加实际电阻的匹配；(9)尽可能的避免使用短电阻段；(10)尽可能的将匹配电阻放在远离功率器件的低压电区；(11)多晶硅电阻的匹配度比扩散电阻的好；(12)P型多晶硅电阻具有最优的电阻匹配性；(1

49、3)应避免信号线架与匹配电阻上，如果必须，可将信号线垂直穿过所有电阻，以保证所有的电阻具有相同的环境。4.2.1.2 匹配电容设计(1)具有相同的材料和几何图形的匹配电容；(2)由于正方形的面积周长比是最大，电容匹配的精确性可被提高；(3)采用临近位置原则对匹配电容，并把匹配电容做的适当大些；(4)将匹配电容的上极板与外部高阻节点相连来解决匹配电容上极板出现的较小的寄生电容；(5)为减弱匹配电容边缘受到的静电场力的影响，可在电容边缘放置假电容，同时工艺制备电容时对边缘的损伤也可以降低；(6)匹配放置匹配电容的引线连接；(7)如果是没有静电保护层的匹配电容，一定不要在其上面布线，除非所有电容上面

50、有完全相同的引线面积；(8)要减少热梯度和电压梯度对匹配精确度的影响，就把匹配电容尽可能放在远离功率器件的低压电区。4.2.1.3 匹配MOS管设计(1)相同的宽长比的匹配MOS管；(2)增大匹配MOS管的宽长积，可以降低沟道寄生影响和随机波动变化，提高匹配参数的稳定性；(3)保证匹配MOS管导通时具有较大的栅源电压；(4)同相放置的匹配MOS管；(5)匹配MOS管应采取临近放置原则以保持版图紧凑； (6)尽量对多指的匹配MOS管采用共质心版图结构，已获得整体布局的良好对称性；(7)对阵列放置类型的匹配MOS管使用虚拟栅；(8)尽可能的将匹配MOS管放在远离功率器件的低压力区；(9)使用金属连

51、接匹配MOS管的栅区，可获得较小的接入电容；(10)避免在匹配MOS管之上布线；4.2.2 耦合效应信号线间耦合与衬底耦合是耦合效应的两个主要方面。衬底噪声通过衬底寄生电阻电容耦合或衬底阱区接触作用到电路中的所有器件被称为衬底耦合。芯片性能受衬底耦合的影响程度比较严重是因为衬底耦合的作用区域较大。信号线间的电容分为平行电容和交叠电容。对于后者，减小交叠电容的方法是减小信号线交叠面积；对于前者，减小平行电容的方法有增大平行线距离、减小平行长度。另外，同步变化的信号线信号，信号线间的串扰可以很大程度上的被减小。4.2.3 寄生效应和闩锁效应会因为接触互感等因素在器件的周围产生寄生电阻与电容的，是实

52、际的芯片中连金属连线都在内的所有器件，而且电路的实际性能也被影响着。一般器件的几何尺寸决定着寄生的电阻和电容，降低寄生影响靠降低线宽非常明显。例如MOS器件，沟道长度的降低是可以把寄生电阻和电容减小，但是短沟道效应也会出现。所以，应从全局考虑寄生的影响。闩锁效应是CMOS工艺电路的另一类特有的寄生效应。它是PMOS有源区、NMOS有源区、N阱区、P型衬底区的CMOS工艺构成四层三结结构的PNPN管。若大电压摆动出现在PMOS管的漏端，N阱区或P型衬底将会被注入很大的位移电流，从而带来闩锁效应。闩锁效应一般会导致电路功能失效，更严重的是烧毁芯片。以下几种方法可以避免闩锁效应：(1)要增大PN结的

53、导通电压就将PMOS尽量远离NMOS，闩锁的发生几率就会被降低。(2)用绝缘体上硅(SOI，Silicon On Insulator)技术彻底把体硅CMOS电路中的寄生闩锁效应消除。(3)在CMOS的有源区周围增加尽可能多的接触孔，来降低寄生电阻电容值，增加删结导通困难程度。4.3 模拟电路的版图技术4.3.1 器件的匹配模拟电路版图设计中对许多器件的匹配要求很高。要实现匹配有以下三个要点：周围环境相同、把要求匹配的器件位置靠近以及方向一致。具体方法有：(1)根器件法，如图4.1所示的。图中要获得良好的匹配就以RA为基准来构成RB和RC。对于其他类型的器件这个方法也可以用。图4.1 根器件法绘

54、制单个电阻是也可以使用根器件法，如图4.2所示的。图中是将一个大电阻分成了平行放置较短的电阻单位R1R4，并把它们串联在一起。有更好的重复性是这种结构的优点，需要时电组的一部分还可准确的被引用。图4.2 将大电阻分成并行放置的小电阻R1R4后串联(2)将器件围绕着一个中心点放置就是共心法，如图4.3所示的。热梯度或工艺存在的线性梯度可以通过这个方法降低。图4.3 关于中心M对称放置的四个MOS管(3)如图4.4所示的就是叉指法。其他器件也可以用这个方法。图4.4 叉指法 沟道宽度大的晶体管为了减小栅电阻和源漏结面积也经常采用“叉指”结构，如图4.5所示。图4.5 使用“叉指”结构的MOS管 (

55、4)虚拟器件法。图4.2中中间的电阻R2和R3两边都是电阻；而电阻R1和R4的一边是电阻，另一边是场氧，两者环境不一样。这种差异会在制造过程会引入不匹配。在R1、R4和场氧接触的一面加入虚拟电阻可解决这一问题，如图4.6所示。图4.6 虚拟器件法4.3.2 天线效应（Antenna effect） 在等离子刻蚀、溅射等步骤中电荷会在每个金属层中积累，当与栅相连的金属条上积累大量的电荷时，由于V=QC，在栅上面会产生一个很大的电压，会导致栅氧的击穿或者会产生载流子通过FN隧穿注入栅氧而引起Vth漂移的结果。这种现象就是天线效应。解决天线效应的方法： (1)二极管插入(Diode insertio

56、n)图4.7 二极管插入二级管插入如图4.7所示的，在电路制造的过程中Diode作用是，M上的电荷积累到二极管被反向击穿时，就会把这些电荷泄放掉，栅G下的薄氧化层就会得到保护。 (2)跳线插入(Jumper insertion)使用最普遍的一个方法是跳线插入，把靠近栅的地方违反天线效应约束的金属线打断，再插入jumper，在更高层就可以把打断的金属线连接起来。图4.8 向上跳线在图4.8中可以看到，通过插入jumper改变连线的方式解决了本来M连线的长度过长的问题。在距离栅G比较近的地方插入jumper，得到较短的M和N，就可以防止天线效应的出现。总的来说，Jumper insertion是避

57、免出现天线效应的首要选择，而多层金属布线工艺的现代，用Jump up的方法把低层金属里出现的天线效应消除，最高层用Diode insertion解决问题。 图4.9 本设计的版图本文设计的LDO线性稳压器的版图如图4.9所示。图4.10为本设计的版图中划分的各个模块。 图4.10 本设计版的版图的各个模块版图的整体布局要考虑到面积的问题尽可能的减小面积，整体版图的左侧的所有管子构成了ESD，考虑到静电释放所以ESD模块的间距稍微大一些。考虑芯片ESD保护布局，将ESD保护的管子置于输入、输出管脚上，使之连至VDD和GND形成箝位而得到保护。使能模块版图的安排，由于ESD模块与使能模块有连接，根

58、据连接的位置来放置使能模块版图的。将需要匹配的器件相互靠近，保持器件方向一致。电路中相连的管子源漏区如果相邻，则用有源区相连，被叫做源漏共用，这样匹配的效果更好。对于数字单元和模拟单元混合的模块设计，应注意保护敏感模块不受干扰，可采取将敏感模块单独布置；同时通过多布置接触孔来降低闩锁效应。在使能模块和基准电压模块得到了体现。基准电压模块在版图中占据重要的位置而且更具有重要的作用，由于基准电压模块与使能模块相连并且基准电压模块要放在噪声小的地方，而且考虑到要节省版图面积，在基准电压模块的布局上将其放在中间紧靠着使能模块。过温保护电路可以限制芯片的功耗。过温保护电路是在芯片温度过高，关断整个电路，

59、以达到保护芯片和系统的目的。基准电压模块和限流保护模块等中有发热元件，考虑有发热元件的原因在版图布局时把过温保护模块放在整体版图的中心。限流保护模块中有大尺寸的晶体管，把大尺寸的管子单独放置。为了减少S/D结面积与栅电阻，使版图更加紧凑，在大尺寸的晶体管版图设计时采用叉指结构。对于需要高度匹配的器件，应把设计尺寸变大，以减少相对误差。LDO线性稳压器的核心是误差放大器，对基准参考电压与输出反馈电压进行比较再将其差值信号放大，之后通过对调整管栅电压的控制，使得输出电压稳定在预定值上。所以在设计上误差放大模块的版图时结合整体版图的面积以及其性能安排位置。4.4版图验证集成电路版图的设计完成后还需要

60、对版图进行一定的检查与验证。验证通常有以下两项：设计规则检查(DRC，Design Rule Checking)、原理图与版图一致性检查(LVS，Layout Versus Schematic)。4.4.1 设计规则检查DRC用预先设定的版图设计规则对掩膜相关层上的参数尺寸是否台乎规则进行检查就是DRC。电路布局要依靠设计规则，但并不是绝对标准。版图中与电学特性相关的一些非法连接及布局靠DRC检查，并把错误显示在版图中。反复改正DRC的错误。在Cadence进行DRC验证，在版图窗口选择Verify中的DRC项，出现DRC对话框。在运行DRC时要有规则文件。对话框的绝大部分选项都根据默认设定，