有源晶振的EMC标准设计方案

1、有源晶振的EMC标准设计方案晶振介绍石英晶振是石英晶体谐振器和石英晶体时钟振荡器的统称，它是一种用于稳固频次和选择频次的电子元件，可分无源晶振和有源晶振两种种类。1）无源晶振为Crystal（晶体）其一定借助外面的有源激励和振荡电路才能起振，振荡频次主要取决于晶体的切割方式，外面振荡电路也部分影响着振荡频次的精度。振荡电路中包含两个Trim电容，因为电容的精度一般比较低，所以即即是完整同样的电路图，振荡频次的频偏也可能存在必定的差异。2）有源晶振Oscollator（振荡器）它是将振荡电路和晶体集成在一个封装内，加电即可输出时钟信号，频次精度较高，价钱也略高。常用的晶振的技术指标1）基准频次：

2、晶振在完整理想条件下的振荡频次。2）工作电压：晶振的工作需要外面供给必定的电源电压，晶振输出的时钟信号上的噪声与电源再说密切有关，所以在晶振器件资料上，对电源的质量有必定的要求。3）输出电平：晶振与晶体对比，最为突出的一点就是只需上电，就直接输出时钟信号。时钟信号的电平也多种多样，支持的电平主要包含：TTL、CMOS、HCMOS、LVCOMS、LVPECL、LVDS等。在选型中，1应依据所需时钟电平的种类选择相应的晶振。4）工作温度范围：依据环境温度要求的不一样，应选择对应的工作温度范围。5）频次精度：对应不一样的工作温度范围，可选择不一样的频次精度。以15ppm-2070为例，其含义是，在-

3、2070温度范围内，该晶振输出频次相对基准频次的偏差不会超出15ppm。该参数是晶振的重要参数，包含了因为温度变化、电源电压颠簸、负载变化等要素引起的频次偏差。6）老化度：在恒定的外接条件下丈量晶振频次，频次精度与时间之间的关系。7）启动时间：从上电到晶振输出频次的偏差达到规定的频次精度所需要的时间。8）时钟颤动（Jitter）：在后边内容详尽介绍。9）相位噪声：在后边内容详尽介绍。有源晶振的种类包含以下几类1）一般封装晶体振荡器（SPXO）它无温度赔偿功能，也无电压控制功能，其频次特征完整取决于晶体以及外面振荡电路。标准频次为1100MHz，频次精度最高可达10ppm。因为SPXO不包含任何

4、频次赔偿功能，所以是晶振中精度最差的一个种类，价钱便宜，往常作为微办理器的时钟器件。在PCB布局时，SPXO器件应远离发热源。（2）压控式晶体振荡器（VCXO）2VCXO是经过外面施加控制电压时振荡频次可调的晶体振荡器。它的特色：输出频次能够经过输入电压控制，一般控制范围为50200ppm。工作原理：经过改变外加调整电压的大小，能改变容性负载CL的值，进而实现频次的调整。因为VCXO的拥有振荡频次可调整的特点，所以用频次温度稳固度来定义环境温度变化对频偏的影响。由于VCXO不具备温度赔偿功能，所以在PCB布局时，VCXO器件应远离发热源。VCXO除了电源电源外，还需要控制电压，以调整输出频次，

5、当控制电压调整为中央电压时，VCXO输出标称的基准频次。VCXO常用在锁相环电路中。（3）温度赔偿晶体振荡器（TCXO）TCXO是利用附件的温度赔偿电路以减少环境温度对振荡频次的影响，其特色是频次精度远远高于SPXO和VCXO。工作原理：利用热敏电阻的温度敏感性，当温度变化时，热敏电阻的阻值和容性负载同时发生变化，而容性负载的变化会改变振荡频次，进而实现对振荡频次的修正。4）恒温晶体振荡器（OCXO）将晶体和振荡电路置于恒温箱中，以除去环境温度变化对频次的影响。频次精度为10-1010-8量级。频次稳固度在四种种类振荡器中最高。不一样的特征决定了四种种类晶振的应用处合：假如需要设施即开即用，需

6、采用SPXO、VCXO和TCXO。OCXO晶振需要必定的稳准时间。假如要求时钟信号较高的稳固度，介绍使用TCXO和OCXO。3时钟颤动与相位噪声数字信号的各个有效边沿有关于其理想地点都存在必定的偏离，关于此中的短期性偏离（频次在10Hz以上的偏离），使用时钟颤动和相位噪声参数来定义；关于此中的长久性偏离（频次在10Hz之内的偏离），使用漂移来定义。此中漂移简单被CDR（ClockDataRecovery，时钟数据恢复电路）等模块滤除。时钟信号的质量往常用颤动和相位噪声来描绘。时钟颤动和相位噪声的差异在于：时钟颤动是时域的概念；相位噪声是频域的观点。时钟颤动往常分为时间间隔偏差（TimeInte

7、rvalError，简称TIE）、周期颤动和相邻周期颤动。以下要点讨论周期颤动和相位噪声的关系。1、时钟颤动周期颤动（JPER）是实测周期与理想周期之间的时间差。因为具有随机散布的特色，能够用峰-峰值或均方根（RMS）描绘。第一定义门限VTH的时钟上涨沿位于时域的TPER（n），此中n是一个时域系统，如图1所示。JPER表示为：此中T0是理想时钟周期。因为时钟频次固定，随机颤动JPER的均值应当为零，JPER的RMS可表示为：有源晶振的EMC标准设计方案图1周期颤动丈量利用示波器的边沿触发和余辉功能，能够大略的丈量信号的颤动。使用该方法的丈量其实不拥有实质意义。原由：（1）跟着丈量时间的增加，

8、测得的颤动值将不停增添，即利用这类丈量方法，没法获得确立4的颤动值；（2）即使能获得确立的颤动值，这样的值对电路设计也没有任何指导意义，只好大略判断所使用的晶振的颤动状况。2、相位噪声相位噪声：在频域上，数据偏移量用相位噪声来定义。如图2所示为典型的相位噪声曲线图。横轴代表频次，单位是Hz，纵轴代表功率谱密度，单位是dBc/Hz。关于频次为f0的时钟信号而言，假如信号上不含颤动，则信号的全部功率应集中在频次点f0处，因为任何信号都存在颤动，这些颤动有些是随机的，有些是确立的，散布于相当广的频带上，所以颤动的出现将使信号功率被扩展到这些频带上。信号的相位噪声，就是信号在某一特定频次处的功率重量，

9、将这些重量连结成的曲线就是相位噪声曲线。相位噪声往常定义为在某一给定偏移处的dBc/Hz值，此中dBc是以dB为单位的该功率处功率与总功率的比值。如一个振荡器在某一偏移频次处的相位噪声定义为在该频次处1Hz带宽内的信号功率与信号总功率的比值，即在fm频次处1Hz范围内的面积与整个噪声频次下的全部面积之比。有源晶振的EMC标准设计方案图2信号相位噪声曲线图从相位噪声曲线图可知，绝大部分颤动都集中在频次f0邻近，距离f0越远的频段，颤动能量越小。以下边的例子为例，说明对时钟输入的要求：RMSJPER（12kHz20MHz）：0.5ps5相位噪声（10100kHz）：-120dBc/Hz这其实是两个

10、要求，一个是要求在频段12kHz20MHz内，均方根颤动不可以大于0.5ps；另一方面要求在频段10100kHz内，任何频点处的功率谱密度都不可以超出-120dBc/Hz。使用频谱剖析仪丈量相位噪声的步骤1）在频谱剖析仪上设置与被测信号频次同样的中心频次CenterFrequence），并使被测信号凑近屏幕的左边。（2）在频谱剖析仪上设置参照电平（REFLEVEL），略大于或等于被测载波信号的实质输出电平值。3）在频谱剖析仪上依据被测信号频次的大小设置适合的扫频宽度（SPAN）、分辨率带宽（RWB）、视频带宽（VBW）使其能显示被测信号在有效带宽内的一个或两个噪声边带。4）用频谱剖析仪分别丈量

11、载波功率PC和指定偏离载波f处的边带噪声功率Pm。也能够直接用频谱剖析仪的MARKER功能测出PC和Pm的差值，并记录此时的RBW。5）对指定频偏点的单边带相位噪声按以下公式计算归一化的相位噪声值。（f）=Pm/Pc-10lg1.2RBW/（1Hz）+2.5假如频谱剖析仪具备归一化的相位噪声计算剖析丈量软件，则可直接测得已经归一化的相位噪声值。测试中的注意事项：（1）频谱仪的本振相位噪声应低于被测源的相位噪声。（关于6有源晶振而言，该点一般都知足）。2）频谱仪应去多次测试均匀值。3）频谱仪的分辨率带宽RBW值应尽量小。晶振电路设计有源晶振EMC标准设计电路以下：有源晶振的EMC标准设计方案原理

12、图注意事项：1）有源晶振的电源引脚最好不要直接接电源，而是经过一个磁珠后接入，这可大大降低电源噪声对时钟输出频次的影响。晶振电源的去耦电容的般配也很重要，去耦电容一般选3个，容值挨次递减。2）有源晶振的时钟输出端串连一个小电阻，作用是为了减少信号反射，免得造成信号反射惹起的信号过冲。电阻R1是预留般配设计，可依据实验状况进行阻值调整。其详细作用以下：能够减少谐波。有源晶振的输出是方波，当阻抗严重不般配的时候将惹起谐波扰乱。加上串连电阻后，该电阻与输入电容构成RC电路，将方波变为正弦波。能够进行阻抗般配，减少反射信号的扰乱。3）C5是预留设计，可依据实验状况进行调整，它的作用是：与串连电阻构成RC滤波电路，减少时钟信号的过冲。PCB设计注意事项：1）耦合电容应尽量凑近晶振的电源引脚，地点摆放次序：按电源流入方向，依容值从