数字电子技术基础复习题

1、复习题一、填空题1. (48) =() =() =()8421BCD =()1016余三码2. 2015 个1 异或的结果为3. 三态门的输出是1 态、。和。4. 一个8线-3线编码器，当输入YYYYYYYY 00100000时，输出代码是。7 6 5 4 3 2 1 05. B端6. 逻辑函数式Y ABCD)，其反函数Y7. 555 定时器可以组成8. 用5 级触发器组成20 进制计数器，其无效状态个数为9. 1010100 计数器的状态值为10. 如(110011) 为有符号数，则其反码为。、。，补码为) =( ) =(211 1A =() =()8424BCD1681012 个201 同

2、或的结果为。13. 三态门的输出可以并联使用，实现功能14.一个8线-3最优先，当YYYYYYYY=01101110570123467时，输出代码是。15.四个逻辑变量共有个逻辑相邻项16 5 个触发器构成环形计数器，共有17 4个逻辑变量；一共构成 个最小项。18.用5 级触发器组成扭环形计数器，其无效状态个数为19. 一个四位二进制加法计数器，其状态初始值为1010，经过100 个时钟周期以后，该计数器的状态值为个有效状态。个。20. 如(1100100) 为有符号数，则其反码为，补码为。2二、判断题123.时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没

3、有任何的联系5.同步时序电路具有统一的时钟CLK6.7.D触发器的特性方程为，与Q第1 页共16 页8.9.16 位输入的二进制编码器，其输出端有 4 10. 三、分析设计题1.用公式法化简式子Y DEBCBDCD(BC) BCDABDE2.利用 3 线-8线译码器 74HC138 和门电路产生如下函数。Y ACBC1Y ABC ABCBC23.假设主从 SR 触发器的CLKSR 的电压波形如图中所示，试画出输出信号的波形，假定触发器的初始状态为 。动。5.分析右以下图所示计数器电路，说明这是多少进制的计数器；两片之间是多少进制；利用此方法实现 75 74160的功能表如下所示见左以下图所示。

4、第 2 页 共 16 页、分析与设计 图1 3 有221 和 2图2第 3 页 共 16 页图44D6个Y81 表1RLXDD0XXXXX10XX0X1111） 5） 图 5 第 4 页 共 16 页图1 1图 2、分析如图11所示电路的逻辑功能，分别出方程，3)写出电路状态转换表，4)说明电路功能3、74LS161为四位同步二进制计数器，其功能如下表1 所示表 1RLCPXEPET工作状态DD0XXXX10XC=01111计数（3） 分析以下图12 A=1和A=0 时,它是分别几进制计数器？简述理由（4） 如要改为A=1时构成5 进制，A=0时构成9 进制计数器，如何改动电路，画出电路图。图

5、124.(10分如图13.用八选一数据选择器74LS151S 实现逻辑函数。Y=ACD+ABCD+BC图135. 如图14 .画出Q端的波形图。设初始状态Q为0 。第5 页共16 页图14一、填空题1. (36) =() =(161022 数字电路分成两大类，一类是3 当逻辑函数有n个变量时，共有 个变量取值组合。4 1A =( )8421BCD5逻辑函数式，C，= ，它的最简与或式等于，另一类是16m6. N个触发器组成的计数器最多可以组成进制的计数器。7 A+A=8. .A+1=二选择题1、测得某门电路输入A、B和输出Y的波形如以下图所示，则Y的表达式是( )。A、Y ABB、Y ABC、

6、Y A BD、YAB2、2k8位的RAM需要的地址线数 A、10条 B、 11条 C、12条 D、13条3、随机存储器具有( )。A、只有写功能C、无读写功能B、只有读功能D、既有读功能，又有写功能第6 页共16 页4、如下图电路的功能/名称是 VccR841762v35o555R21CA、施密特触发器 B、单稳态触发器C、触发器 D、多谐振荡器5、一个4 位二进制加法计数器，由0000 状态开始，经过100个输入脉冲后，此计数器的状态为( )A 0100B、0011C、0001D、01116、与图1所示波形相对应的真值表是( )。三1写出如图2所示电路Y的逻辑表达式。图22.已知逻辑函数Y

7、的波形如图3 所示，试求Y 的真值表和逻辑函数式。第7 页共16 页图 33分析图 4 时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，分析逻辑功能.图44 74LS138和与非门实现一个全加器。已知 74LS138图形符号如图 5 所示。图 55、分析图6 的功能表见表 1。CLKDDDDDDDDEPC123C01230EP174160(1)LD74160(2)LDETETRRCLKCLKQQ QQDQQ QQD01230123Y&图6表1EPXX0ETXX1工作状态置 0XX11X0保持但C=0计数1111第 8 页 共 16 页1、与(10000111)

8、 等值的二进制数是8421BCD。2、以下图所示电路中，假设输入时钟脉冲 CP 的频率为 40kHz ，则输出 Z 的频。率为3、函数 F AB的反函数 _，对偶式F=_ 。F4 1+A=5、RAM存储器由6、(1A) =(7 对100 个信号采用二进制编码至少需要 位、存储矩阵和组成。10168 J K触发器具有二单项选择题四种功能1、以下电路中，不属于时序逻辑电路的是( )。A、移位寄存器 B、环形计数器 C、一位全加器 D、十进制计数器555V CC压为V，则其正向阈值电压与负向阈值电压为( )。CO1221A、 V = V ，V = V3B、V = V ，V = V333T+CCT-C

9、CT+CCT-CC11C、V =V ，V = V3D、V =V ，V = V2T+CCT-CCT+COT-CO3、测得某门电路输入A、B和输出Y的波形如以下图所示，则Y的表达式是( )。A、Y ABB、Y ABC、Y A BD、YAB4、2k8位的RAM需要的地址线数 A、10条 B、 11条 C、12条 D、13条5、随机存储器具有( )。A、只有写功能B、只有读功能第9 页共16 页C、无读写功能D、既有读功能，又有写功能6、如下图电路的功能/名称是 VccRR841762v35o21CA、施密特触发器 B、单稳态触发器C、触发器 D、多谐振荡器7、一个4 位二进制加法计数器，由0000

10、状态开始，经过100个输入脉冲后，此计数器的状态为( )A 0100B、0011C、0001D、01118、与图1所示波形相对应的真值表是( )。图1第10 页共16 页9、一个4 位二进制加法计数器，由0001状态开始，经过40 个输入脉冲后，此计数器的状态为 。、0111、0101 C、1000、100108三分析设计题71、试用8 选1 数据选择器设计一个三人表决电路。当表决某提案时，多数人同意，提案通过；否则，提案被否决。2、CT74LS161实现10进制计数器初始值为0000，要求画出接线图。CT74LS161逻辑符号如下图。 方法不限0Q Q Q123工作状态置0TPCTTCTPC

11、PX 1 1 0 1X 1 1 X 0 保持但C=00131 1 1 1 计数CR LD3 时序电路如以下图 所示( 设初始状态Q Q =00) 。nn101写出电路的驱动方程和状态方程；2)说明电路是几进制计数器。4、 以下函数要求：1用八选一选择器实现函数Y23用卡诺图化简为最简与或式.第11 页共16 页图 5复习题二一、填空题1 8421BCD162、十进制加法计数器现时的内容为 Q Q Q Q =0110，经过 133 个时钟脉冲作用后，其内容3210为。3. . 一个 D/A 转换器，满刻度电压为 20V，需要在其输出端分辨出 0.5mV 的电压，则至少需要 位二进制数.4 补码是

12、101101 对应的十进制数是.补5、要构成容量为 2K8 的 RAM，需要片容量为 2564 的 RAM。二、分析与设计题1设计 3 变量的多数表决电路，当输入变量 有 2 个或 2 个以上为 1 时输出为 1，输入为其它状态时输出为 0。要求：3用 3-8 译码器或者 74LS153 实现该逻辑电路：芯片 74LS138、74LS153 如以下图 2 所示图22.、图 3 所示是用维持阻塞结构 D 触发器组成的脉冲分频电路。试画出在 6 个 CP 脉冲自己画脉冲作用下输出端 Q Q .及 Y对应的电压波形。设触发器的初始状态Q=01.20图33.、1表1XLRDD0X10XXXX0X111

13、1（1） 试根据上表详细说明 74LS161的功能（2） 分析以下图 4 所示电路，说明它是多少几进制计数器？简述理由如要改为二十五进制计数器，如何改动电路，画出电路图。（）图 44.图 5 所示，用 555 定时器构成的电路：1.简述电路工作原理2试求：计算输出正脉冲的宽度、振荡周期和频率和占空比。3画出v 和v VD C0v01+vC图55.5所示电路的功能，写出驱动方程；状态方程，输出方程；写出状态表；画出状态转换图；说明电路的逻辑功能，并判断能否自启动？图56.A,B,C,D是一个8421BCD X符合X小于3 或X大于6 时，则输出为1，否则为0，试用“与非门”实现其逻辑功能。三 选

14、择题、计数器、触发器C、随机存储器、全加器2、将正弦波转换为同频率的矩形波应采用、多谐振荡器 B、 单稳态触发器 C、 施密特触发器3.一个四位二进制减法计数器的初始值为1001，经过100 个时钟脉冲作用后其值为、1100 、0100 C、1100 D、0101.、计数器、 n、2nC、 2n-1、nA、只有读功能B、只有写功能C、既有读功能又有写功能、无读写功能 8 B、4 C、 67 反码1011101 对应的十进制数是反A、-29B、 -34C、 -18D、 228、与十进制数19 等值的余3BCD码是10A(00101100)B 余3BCD9、存储容量为8K8 位的ROM 存储器，其

15、地址线为 条。A、8 、12 C、13 D、14C 余3BCDD余3BCDV ,V ,V3BCD余10.由555 VCC=12V 且外接控制电压Vcon=6V时，的值分别为A、12V，8V，4VB、6V，3V，3VC、6V，4V，2VD、8V，4V，4V11、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为 V。2A、1.28 B、1.54C、1.45D、1.5612、在四变量卡诺图中，逻辑上不相邻的一组最小项为： A、m 1与m3 B、m 4与m6 C、m 5 与m13 D、m 2 与m813、L=AB+C 的对偶式为： A 、 A+BC ； B A

16、+B C ； C 、 A+B+C ； D 、 ABC ；14.在任何情况下，或非运算的结果是逻辑0 的门电路是A 全部输入为0； B.全部输入为1； C 任一输入为0，其他输入为1； D.任一输入为 115 逻辑函数.F=AB+BC+CA 中最小项的个数有A 3 B .4 C. 5 D 616.一个16 选1 的数据选择器，其地址端有A 1 B.2 C. 4 D. 1617.JK 触发器，设原状态Q=0，要求时钟脉冲作用后，次态Q=1,则J K 为*A J=1,K=118.五个D触发器构成的环形计数器，其计数为长度(A 5 B.10 C. 25 D. 3219.八个D触发器构成的扭环形计数器，

17、其计数长度为A. 8 B.16 C.64 D. 256B.J=1 K=0C. J=1 K= D.J=0 K=1)20 一位8421BCD码计数器至少需要个触发器A.3 B.4 C.5 D.1021. 仅当全部输入均为0 时，输出才为0，否则输出为1，这种逻辑关系A. 与 B. 或 C .非 D异或22. 仅当全部输入均为1 时，输出才为1，否则输出为0，这种逻辑关系A. 与 B. 或 C .非 D异或23.假设，则必定AC=(1) 0 2). 1 3). A24.假设，则必定AC=(1) 0 2). 1 3). A25. 当三变量ABC取值为101 时，以下三变量函数的最小项中，仅有A. m1 B 3 C. m5 D.