(2021年)计算机组成原理(B)

1、计算机组成原理(B)计算机组成原理(B)第 第 1 页 共 11 页厦门理工学院试卷厦门理工学院试卷订201120121试卷(专业级 班AB闭卷课程名称计算机组成原理卷别考试理原成组机算计级方式开卷 4）100120装请在答题纸上作答，在试卷上作答无效。计算机组成原理(B)计算机组成原理(B)一、 （本题共30小题，每题1分,共30分）在CPU中跟踪指令后继地址的寄存器是B。A 主存地址寄存器B 程序计数器C 指令寄存器D 状态条件寄存器2。微型计算机系统中 ，操作系统保存在硬盘上,其主存储器应该采用CA RAMB ROMC RAM和ROMD CCP3。至今为止,计算机中的所有信息仍以二进制方

2、式表示的理由是D.A节约元件；B 运算速度快；C 物理器件的性能决定 ; D 信息理方便；4.已知X为整数，且X补= 11011010，10100110则X的十进制数值是BA +105B 38C 105D +38在机器数( C )中，零的表示形式是唯一的。A。 原码 B.补码 C。 补码和移码 D. 原码和反码某计算机的 Cache 共有 16 块，采用 2 路组相联映射方式(即每组 2 块每个主存块大小为 32 字节，按字节编址.主存 222的 Cache 组号是D。A0 B。2 C。4 D.67。某计算机主存容量为 64KB，其中 ROM 区为 4KB,其余为 RAM 区，按字节编址.现要

3、用 2K8 位的 ROM 芯片和 4K4 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROMRAM 芯片数分别是 D 。A1、15 B2、15C1、30D2、30假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存 次,其中访问 Cache 缺失（未命中）250 次，则 Cache 的命中率是C。A25 B。75 C。87.5 D。95指令寄存器寄存的是2 1 页A下一条要执行的指令 B已执行完了的指令 C正在执行的指令 D要转移计算机组成原理(B)计算机组成原理(B)第 第11页 共 11 页11。指令系统采用不同寻址方式的目的是B。A 实现存贮程序和程序控制；B

4、缩短指令长度，扩大寻址空间，提高编程灵活性C 可直接访问外存;D 提供扩展操作码的可能并降低指令译码的难度； 12计算机的字长取决于B。A控制器的种类 B运算器一次运算二进制数的位数 C存储器的大小 D主机与外设一次交换信息的长度13.若十进制数为47.25,则相应的二进制数是C。(A）110110.01（B)111101.01（C） 101111。01（D）101101。01反14.若x =1。0110，则x=D_反（A)-0。1111（B）-0。1001（C）0.1111（D）-0。101015.某机器字长8位,含一位数符，用补码表示，则定点小数所能表示的最小正数是A。（A）2-7（B）2

5、8（C）2-1（D）1-2-716。若采用双符号位补码运算，运算结果的符号位为01，则B。（A）产生了负溢出（下溢（B）(C)运算结果正确，为负数D确，为正数17。计算机操作的最小单位时间是A。 A时钟周期 B指令周期 CCPU周期 D中断周18。堆栈指针SP的内容是A.(A）栈顶地址（B）栈底地址 （C)栈顶内容 （D）栈底内19。在寄存器间接寻址方式中,操作数是从A。（A)主存储器中读出（B)寄存器中读出 （C）磁盘中读出（D）CPU中读20.在微程序控制器中，一条机器指令的功能通常由B。（A）一条微指令实现 （B)一段微程序实现（C）一个指令码实现 （D）一个条件码实现IEEE754fl

6、oatX32 位浮点寄存器 FR1 中,且 X8。25，则 FR1 的内容是 CA。 C1040000H B。 C2420000H C。 C10E0000H D。 C1C20000H22。某机器字长 16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段。假定取指令时，每取一个字节 PC 自动加 1。若某转移指令所在主存地址为 2000H,相对位移量字段的内容为 06H，则该转移指令成功转以后的目标地址是 C .A。2006H B.2007H C.2008H D.2009H下列关于 RISC 的叙述中，错误的是A。ARISCCRISC普遍

7、采用微程序控制器的内部通用寄存器数量相对 CISC 多BRISC 大多数指令在一个时钟周期内完成DRISC 的指令数、寻址方式和指令格式种类相对 CISC少相对于微程序控制器，硬布线控制器的特点是D。 A指令执行速度慢，指令功能的修改和扩展容易 B指令执行速度慢，指令功能的修改和扩展C指令执行速度快，指令功能的修改和扩展容易 D指令执行速度快，指令功能的修改和扩展25.假定有 4 个整数用 8 位补码分别表示 r1=FDH,r2=D1H,r3=A0H,r4=FCH，若将运算结果存放在一个 8 位的寄存器中，则下列运算会发生溢出的是B A： r1r2 B ：r2*r3 C：r1r4 D:r2r4

8、26.假定变量 数据类型分别为 和 double(int 用补码表示， 和 double IEEE754 单精度和双精度浮点数据格式表示)，已知 i=1785，f=1.25678,d=61576 若在32 位机器中执行下列关系表达式，则结果为真是 B （I)i=(int)(float)i(II）f=（float)（int)f（III）f=(float)（double）f（IV）（d+f）-d=fA:仅 I 和 IIB：仅 I 和 IIIC:仅 II 和 IIID：仅 III 和 IV27假定用若干个 2K8 位芯片组成一个 16K16 位存储器则地址 0A6DH 所在芯片的最小址是D A:00

9、00HB:0600HC： 0700HD：0800H28.下列有关 RAM 和 ROM 的叙述中，正确的是A IRAM 是易失性存储器,ROM 是非易失性存储器II。RAM 和 ROM 都是采用随机存取的方式行信息访问RAM 和 ROM 都可用作 Cache IV。RAM 和 ROM 都需要进行刷新A:仅 I 和 II B：仅 II 和 IIIC：仅 I，II，IIID：仅 II，III，IV29。 冯 诺依曼计算机中指令和数据均以二进制形式存放在存储器中， CPU 区分它们的依据是 C A指令操作码的译码结果 B。指令和数据的寻址方式 C。指令周期的不同阶段 D.指令和数据所在的存储单元一个

10、C 语言程序在一台 32 位机器上运行。程序中定义了三个变量 xyz，其中 x 和 z 是int型,y 为 short 型当 x=127y9 时执行赋值语句 z=xy 后xy,z 的值分别是 D AX=0000007FH，y=FFF9H，z=00000076HBX=0000007FH，y=FFF9H，z=FFFF0076H CX=0000007FH，y=FFF7H，z=FFFF0076HDX=0000007FH,y=FFF7H，z=00000076H二、填空题(本题共 12 小题，每空 1 分，共 30 分)移码表示法主要用于表示（浮点）（阶码）的大小和（对阶）作.IEEE754（数符 EME

11、指数的（ 真值)加上一个固定的（偏移量 。相联存储器不按地址而是按（内容）访问的存储器，在cache中用来存放(快表 ，在虚拟存储器中用来存放（ C 。双端口存储器和多模块交叉存储器属于（ 并行）存储器结构，前者采用( 空间并行 )技术，后者采用（时间并行 )技术。根据地址格式不同，虚拟存储器分为（ 段式 （页式（段页式。CPU 从主存取出一条指令并执行该指令的时间叫做(指令周期)，它通常用若干个（期 )来表示，而后者又包含又若干个（时钟周期 。堆栈是一种特殊的数据寻址方式，它采用（先进后出）原理.按结构不同，分为（寄存器堆栈和（存储器）堆栈。CPU 中保存当前正在执行的指令的寄存器是（是(程

12、序计数器。数的真值变成机器码可采用原码表示法，反码表示法，(补码）表示法,(移码）表示法。广泛使用的（SRAM）和（DRAM ）都是半导体随机读写存储器。前者的速度比后者快,但集成度不如后者高。（存储周期）和（存储带宽。形成指令地址的方法称为指令寻址,通常是(顺序）寻址，遇到转移指令时（跳跃）寻址。10）X+YX-Y，并指出运算结果是否溢出。X=0.10011，Y=0.10101.X 补=11.01101Y 补=11.01011 -Y 补=00。X 补=11.01101 Y 补=11.0101110.11000(负溢出) X 补=11.01101 Y 补=00.1010100.00010（无溢

13、出）四、分析题一（10）已知计算机指令字长为 32 位，其指令格式如下：其中OP为操作码，R为通用寄存器（32位长，X最大主存空间为多少个机器字：X=000，DX=001，DX=010R0X=011，DR1X=10，D为位移量，由通用寄存器R2提供变址地址（8位；x=101，DPC装其中OPR为通用寄存器32位长X情况下能访问的最大主存空间为多少个机器字：X=000，D为直接操作数；订X=001，DX=010R0X=011,DR1X=100，DR2x=101，DPC线解：X=000，D2. X=001,D 为直接主存地址；2161X=010，R02321X=011,DR1;2321X=100，

14、DR22321x=101，DPC五、分析题二（本题 10 分)如图所示的模型机结构和数据通路,指令格式如下：Opcode(4 位)寻址方式 位）寄存器编号 位）A 地址（8 位）请用指令方框图写出指令JMP 偏移量（指令完成PC+偏移量PC的功能从取址到执行的全部微操作序列，说明该指令需要几个机器周期，需要访问内存几次及完成什么操作.PC,ALU 为算术逻辑运算单元,用于进行算术运算和逻辑运DA1DA2ALUIR状态CZALU-BS0M地址总线A7-A0A7-A0M-WIO-W输出设备AiCiS1ALUCiS2 S3M-RMEM D7-D0IO-RB-DA1DA1DA2输入设备AiB-DA2AR内总线B-R0内总线B-R0R0R0-BB-R1R1R1-BB-R2R2R2-BB-R3R3R3-BB-ARPCB-PC PC+1总线IRB-IR指令J1译码器时序操作控制信号系统形成部件六