Quartus II21 基本设计流程

1、PAGE PAGE 53第2章 Quartus 应用向导Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quaartuus III可以以在XPP、Liinuxx以及UUnixx上使用用，除了了可以使使用Tccl脚本本完成设设计流程程外，提提供了完完善的用用户图形形界面设设计方式式。具有有运行速速度快，界界面统一一，功能能集中，易易学易用用等特点点。Qua

2、artuus III支持持Altteraa的IPP核，包包含了LLPM/MeggaFuuncttionn宏功能能模块库库，使用用户可以以充分利利用成熟熟的模块块，简化化了设计计的复杂杂性、加加快了设设计速度度。对第第三方EEDA工工具的良良好支持持也使用用户可以以在设计计流程的的各个阶阶段使用用熟悉的的第三放放EDAA工具。此外，QQuarrtuss III 通过过和DSSP BBuillderr工具与与Mattlabb/Siimullinkk相结合合，可以以方便地地实现各各种DSSP应用用系统；支持AAlteera的的片上可可编程系系统（SSOPCC）开发发，集系系统级设设计、嵌嵌入式软软件

3、开发发、可编编程逻辑辑设计于于一体，是是一种综综合性的的开发平平台。Maxxpluus III 作作为Allterra的上上一代PPLD设设计软件件，由于于其出色色的易用用性而得得到了广广泛的应应用。目目前Allterra已经经停止了了对Maaxpllus II 的更新新支持，QQuarrtuss III 与之之相比不不仅仅是是支持器器件类型型的丰富富和图形形界面的的改变。AAlteera在在Quaartuus III 中中包含了了许多诸诸如SiignaalTaap III、CChipp Edditoor和RRTL Vieewerr的设计计辅助工工具，集集成了SSOPCC和HaardCCopy

4、y设计流流程，并并且继承承了Maaxpllus II 友好的的图形界界面及简简便的使使用方法法。Altteraa Quuarttus II 作为一一种可编编程逻辑辑的设计计环境, 由于于其强大大的设计计能力和和直观易易用的接接口，越越来越受受到数字字系统设设计者的的欢迎。 Alterra的QQuarrtuss III可编程程逻辑软软件属于于第四代代PLDD开发平平台。该该平台支支持一个个工作组组环境下下的设计计要求，其其中包括括支持基基于Innterrnett的协作作设计。QQuarrtuss平台与与Caddencce、EExemmplaarLoogicc、 MMenttorGGrapphic

5、cs、SSynoopsyys和SSynppliccityy等EDDA供应应商的开开发工具具相兼容容。改进进了软件件的LoogiccLock模块设设计功能能，增添添 了FFasttFitt编译选选项，推推进了网网络编辑辑性能，而而且提升升了调试试能力。支支持MAAX70000/MAXX30000等乘乘积项器器件2.1 基基本设计计流程 本节以十十进制计计数器为为例，通通过实现现流程，详详细介绍绍Quaartuus III的重重要功能能和使用用方法 2.1.11建立工工作库文件和编编辑设计计文件设是工Pjt都首此建个与程的设件件此夹E软认作Wkia一不设目放同件而工所件须同件在了夹可设件Qrs的编

6、编存注要件在机的目更将文接安录新建建一个文文件夹。这这里设设文取j在中径:s 意件不中也不数。（2）输入入源程序序。打开开计算机机桌面上上图表，选选择菜单单FilleNeww，出现现如图22.1.1所示示见面，在在Neww窗口DDeviice Dessignn Fiiless中选择择编译文文件的语语言类型型，这里里选择VVHDLL Fiile,选好后后用鼠标标左键单单击OKK按钮，出出现源程程序输入入窗口如如图2.1.22所示（以以十进制制为例）。图2.1.1 选选择编译译文件的的语言类类型图2.1.2 源源程序输输入窗口口十进制计数数器源程程序如下下： LLIBRRARYY IEEEE;US

7、E IIEEEE.STTD_LLOGIIC_111644.ALLL;USE IIEEEE.STTD_LLOGIIC_UUNSIIGNEED.AALL;ENTITTY CCNT110 IIS PPORTT (CCLK,RSTT,ENN : IN STDD_LOOGICC; CQQ : OUTT STTD_LLOGIIC_VVECTTOR(3 DDOWNNTO 0); COUT : OOUT STDD_LOOGICC ); END CCNT110;ARCHIITECCTURRE bbehaav OOF CCNT110 IISBEGINN PRROCEESS(CLKK, RRST, ENN) VAR

8、RIABBLE CQQI : STTD_LLOGIIC_VVECTTOR(3 DDOWNNTO 0); BEEGINN IFF RSST = 11 TTHENN CQII := (OOTHEERS =0) ; 计数数器异步步复位 EELSIIF CCLKEVEENT ANDD CLLK=1 THEEN 检测时时钟上升升沿 IF EN = 1 THEEN 检测是是否允许许计数（同同步使能能） IIF CCQI 0); 大于99，计数数值清零零 EEND IF; ENDD IFF; ENND IIF; IIF CCQI = 99 THHEN COUUT = 1; -计计数大于于9，输输出进位位信号

9、 ELLSE COUUT = 0; EEND IF; CQQ = CQQI; 将计计数值向向端口输输出 ENND PPROCCESSS;END bbehaav;（3）文件件存盘 选择FFileeSavve AAs命令令，找到到已建立立的文件件夹: q，存盘盘文件名名应与实实体的名名字一致致，即CCNT110，其其界面窗口口如图22.1.3所示示。图2.1.3 文文件存盘盘单击“否（NN）”按钮，则则按以下下方法进进入创建建工程流流程。2.1.22创建工工程使用Neww Prrojeect Wizzardd可以为为工程指指定工作作目录、分分配工程程名称以以及指定定最高层层设计实实体的名名称，还还

10、可以指指定要在在工程中中使用的的设计文文件、其其他源文文件、用用户库和和EDAA工具，以以及目标标器件系系列和具具体器件件等。（1）打开开建立新新工程管管理窗选择FilleNeww Prrejeect Wizzardd工具选选项创建建设计工工程命令令，即弹弹出“工程设设置”对话框框如图22.1.4所示示，单击击对话框框最上第第一栏右右侧的“”按钮，找找到文件件夹E:jssq，选选种已存存盘的文文件CNNT100，再单单击打开开按钮，既既出现如如图2.4.11所示的的设置情情况。对对话框中中第一行行表示工工程所在在的工作作库文件件夹，第第二行表表示此项项工程的的工程名名，第三三行表示示顶层文文件

11、的实实体名。图2.1.4 利用NNew Preejecct WWizaard创创建工程程CNTT10（2）将设设计文件件加入工工程中单击图2.1.44中下方方的Neext按按钮，出出现如图图2.11.5所所示的对对话框，在在弹出的的对话框框中单击击Fille nnamee栏的按按钮，将将与工程程相关的的所有VVHDLL文件加加入此工工程，加加入完成成后单击击Nexxt按钮钮。此工工程加入入的方法法有两种种：第一一种是单单击Addd AAll按按钮，将将设定的的工程目目录中的的所有VVHDLL文件加加入到工工程文件件栏中；第二种种方法是是单击“Addd ”按钮，从从工程目目录中选选出相关关的VH

12、HDL文文件。图2.1.5 将将所有的的工程VVHDLL文件加加入此工工程图（3）选择择仿真器器、综合合器和目目标器件件的类型型单击图2.1.55中Neext按按钮，即即弹出如如图2.1.66所示的的仿真器器和综合合器及目目标器件件对话框框。其仿仿真器和和综合器器及目标标器件设设置如图图2.11.6所所示。首首先在 Fammil 栏选芯芯片系列列，在此此选Cyycloone系系列,在在有效器器件列表表中选择择专用器器件,分分别选择择封装形式式为PQQFP,引脚输输出2440，器器件速度度级别为为8，选选择此系系列的具具体芯片片是EPP1C66Q2440C88, 这这里EPP1C66表示CCyc

13、llonee系列及及此器件件的规模模。设计计完成后后单击FFiniish按按钮。在有效器件列表中选择专用器件目标器件族、系列图2.1.6 仿仿真器和和综合器器类型设设置图在有效器件列表中选择专用器件目标器件族、系列(4)工具具设置.单击图图2.11.6中中的Neext按按钮后,弹出图图2.11.7所所示工具具设置窗窗口,此此窗口有有3项选选择.EEDA dessignn enntryy/syynthhesiis用于于选择输输入的HHDL类类型和综综合工具具.EDDA ssimuulattionn用于选选择仿真真工具.EDAA tiiminng aanallysiis ttooll用于选选择时序

14、序分析工工具,这这是除CCycllonee自含的的所有设设计工具具以外的的外加的的工具,因此,如果都都不做选选择,表表示选择择Cycclonne自含含的所有有工具.在此例例中这33项都不不做选择择,单击击Nexxt后即即弹出图图2.11.8所所示”工程设设置统计计”窗口.最后单单击图22.1.8中FFiniish,即已设设定好此此工程,并出现现CNTT10的的工程管管理窗口口.Quarttus 将工程程信息存存储在工工程配置置文件中中,它包包含有关关Quaartuus 工程的的所有信信息,包包括设计计文件、波波形文件件、Siignaa1Taap 文件、内内存初始始化文件件等，以以及构成成工程的

15、的编译器器、仿真真器和软软件构建建设置。 建立工程程后，可可以使用用工具栏栏的PrrojeectADDD/Reemovve FFilees PProjjectt页在工工程中添添加和删删除、设设计其它它文件，在在执行QQuarrtuss 的Annalyysiss &SSyntthessis期期间，QQuarrtuss 将按AADD/Remmovee Fiiless Prrojeect页页中显示示的顺序序处理文文件。图2.1.7 工工具设置置窗口图2.1.8“工程设设置统计计”窗口2.1.33 编译译前设置置 选择FPPGA目目标芯片片。目标标芯片的的选择也也可以这这样来实实现：选选择Asssig

16、gnmeemtss菜单中中的seettiingss项，可可以弹出出图2.1.99对话框框。选择配置器器件的工工作方式式。单击击图2.1.99中的DDeviice & PPin Opttionns按钮钮，进入入选择窗窗，这将将弹出DDeviice & PPin Opttionns窗口口，其对对话框如如图2.1.110所示示。在CConffiguurattionn选项页页，选择择配置器器件为EEPCSS4，其其配置模模式可选选择Acctivve SSeriial。这这种方式式只对专专用的FFlassh技术术的配置置器件（专专用于CCycllonee系列FFPGAA的EPPCS44和EPPCS11等

17、）进进行编程程。注意意，PCC机对FFPGAA的直接接配置方方式都是是JTAAG方式式，而对对于FPPGA进进行所谓谓“掉电保保护式”编程通通常有两两种：主主动串行行模式（AAS MModee）和被被动串行行模式（PPS MModee）。对对EPCCS1/EPCCS4的的编程必必须用AAS MModee。图2.1.9选择择FPGGA目标标芯片图2.1.10 选择配配置器件件工作方方式图2.1.44全程编编译Quarttus II编译译器是由由一系列列处理模模块构成成的，这这些模块块负责对对设计项项目的检检错，逻逻辑综合合、结构构综合、输输出结果果的编辑辑配置，以以及时序序分析。在在这一过过程中

18、，将将设计项项目适配配到FPPGA/CPLLD目标标器中，同同时产生生多种用用途的输输出文件件，如功功能和时时序信息息文件、器器件编程程的目标标文件等等。编译译器首先先检查出出工程设设计文件件中可能能错误信信息，供供设计者者排除。然然后产生生一个结结构化的的以网表表文件表表达的电电路原理理图文件件。编译译前首先先选择PProccesssingg菜单的的Staart Commpillatiion项项，启动动全程编编译。这这里所谓谓的全程程编译（Compilation）包括以上提到的Quartus II对设计输入的多项处理操作，其中包括排错、数据网表文件提取、逻辑综合、适配、装配文件（仿真文件与编

19、程配置文件）生成，以及基于目标器件的工程时序分析等。编译过程中要注意工程管理窗下方的“Processing”栏中的编译信息。如果工程中的文件有错误，启动编译后在下方的Processing处理栏中会显示出来，如图2.1.11所示。对于Processing栏显示出的语句格式错误，可双击错误信息条文，即弹出对应的vhdl文件，在深色标记条处即为文件中的错误，再次进行编译直至排除所有错误。如果编译成功，可以见到如图2.1.11所示的工程管理窗的左上角显示了；在此栏下是编译处理流程，包括数据网表建立、逻辑综合、适配、配置文件装配和时序分析等。最下栏是编译处理信息；中栏（Compilation Repor

20、t栏）是编译报告项目选择菜单，点击其中各项可以详细了解编译与分析结果。图2.1.11 全程编编译后信信息图2.1.55时序仿仿真对工程编译译通过后后，必须须对其功功能和时时序性质质进行仿仿真测试试，以了了解设计计结果是是否满足足原设计计要求。以以VWFF文件方方式的仿仿真流程程的详细细步骤如如下： （1）打开开波形编编辑器。选选择菜单单Fille中的的Neww项，在在Neww窗口中中选择OOtheer FFilees中的的Vecctorr Waavefformm Fiile如如图2.1.112所示示，单击击OK按按钮，即即出现空空白的波波形编辑辑器如图图2.11.133所示，注注意将窗窗口扩大

21、大，以利利观察。图2.1.12 选择择编辑矢矢量波形形文件图2.1.13 波形形编辑器器（2）设置置仿真时时间区域域，对于于时序仿仿真来说说，将仿仿真时间间设置在在一个合合理的时时间区域域上十分分重要。通通常设置置时间范范围在数数十微妙妙间。首首先在EEditt菜单中中选择EEnd Timme项，即即弹出如如图2.1.114所示示窗口。在在此例中中整个仿仿真时间间设置为为10s，单单击OKK按钮结结束设置置。图2.1.14 设置仿仿真时间间长度（3）将工工程CNNT100的端口口信号节节点选入入波形编编辑器中中。方法法是首先先选择VVieww 菜单单中的UUtillityy Winddowss

22、项的Noode Finnderr项。弹弹出的对对话框如如图2.1.115所示示，在FFiltter框框中选PPinss : alll（通常常已默认认选此项项），然然后单击击Lisst按钮钮，于是是在下方方的Noodess Fooundd窗口中中出现设设计中的的CNTT10工工程的所所有端口口引脚名名。图2.1.15 CNNT100的信号号节点注意如果此此对话框框中的“Lisst”不显示示CNTT10工工程的端端口引脚脚名，需需要重新新编译一一次，即即选择PProccesssinggStaart Commpillatiion，然然后再重重复以上上操作过过程。最最后，用用鼠标将将重要的的端口节节点

23、CLLK、EEN、RRST、CCOUTT和输出出总线信信号CQQ分别拖拖到波形形编辑窗窗，结束束后关闭闭Noddes Fouund窗窗口。单单击波形形窗左侧侧的“全屏显显示”按钮，使使全屏显显示，并并单击“放大缩缩小”按钮后后(注意意：左键键放大，右右键缩小小)，再再用鼠标标在波形形编辑区区域右键键单击，使使仿真坐坐标处于于适当位位置，如如图2.1.116所示示，这时时仿真时时间横坐坐标设定定在数十十微秒数数量级。设设定仿真真时间宽宽度,选选择Eddit项项及其EEnd timme选项项，在EEnd timme选择择窗中选选择适当当的仿真真时间域域，如可可选100us，以以便有足足够长的的观察

24、时时间。图2.1.16 拖入节节点后波波形编辑辑器（4）波形形文件存存盘。选选择Fiile中中的Saave as，将将以默认认名为CCNT110.vvwf的的波形文文件存入入文件夹夹E:jsqq中,即即出现如如图2.1.117所示示的激励励波形文文件存盘盘窗口。图2.1.17 vwwf激励励波形文文件存盘盘（5）编辑辑输入波波形（输输入激励励信号）。用用鼠标左左键单击击图2.1.116所示示窗口的的时钟信信号名CCLK，使使之变成成蓝色条条，再单单击左列列的时钟钟设置键键，即弹弹出如图图2.11.188时钟脉脉冲周期期及占空空比设置置窗口，在在图中的的上部份份是已经经设置好好了的仿仿真时间间区

25、域为为10s，这这里不需需要改变变，下部部分CLLK的时时钟周期期设置为为50nns；CClocck窗口口中的DDutyy cyyclee是占空空比，默默认为550，即即50%占空比比。然后后再分别别设置EEN和RRST的的电平，RRST为为复位端端，ENN为使能能端。最最后设置置好的激激励信号号波形如如图2.1.119所示示。图2.1.18 时钟脉脉冲周期期及占空空比设置置窗口图2.1.19 设置置好的激激励信号号波形图图（6）总线线数据格格式设置置。单击击如图22.1.19所所示的输输出信号号“CQ”左旁的的“+”，则能能展开此此总线中中的所有有信号；如果双双击此“+”号左旁旁的信号号标记

26、，将将弹出对对该信号号数据格格式设置置的对话话框如图图2.11.200所示。在该对话框的Radix栏有4种选择，这里可选择无符号十进制整数Unsigned Decimal表达方式。最后对波形文件再次存盘。图2.1.20 信号数数据格式式设置图图（7）仿真真方式的的选择 在Quuarttur软件中中仿真方方式有两两种，功功能仿真真和时序序仿真，此此例选择择功能仿仿真，方方法是：在工具具栏中选选择prroceessiingSimmulaaterr Toool即即弹出如如图2.1.221仿真真方式选选择窗口口，在窗窗口Siimullateer mmodee处是时时序仿真真和功能能仿真选选择窗口口，此例例选择功功能仿真真Funnctiionll。选好好后单击击Genneraate Funnctiionaal SSimuulatter Nelllis