一种宽带复接器的设计与实现

1、一种宽带复接器的设计与实现信息时代的到来令人们需要共享愈来愈多的信息。跟着信息及其需求的爆炸性增加,信息的选择及传输速率成为一个重要问题。有线电视网络有其固有的高带宽特征,合适大容量的数据传输和及时性要求,使宽带数字接入成为可能。在我国因为有线电视网是一个已经存在的接入网络,成本低、可保护性强、频次资源丰富、覆盖面广、用户量大,因此经过有线电视网进行数据广播是当前国内应用领域的一大热门。DVB-C是ETSI(EuropeanTelecommunicationsStandardsInstitute)供给的鉴于Cable上数据广播的一整套标准1,2,3,本文第一介绍DVB-C数据广播系统的基本构造

2、,接着详尽剖析TS复接器在整个系统中的重要性与功能,而后详尽说明利用DSP(数字信号办理器)与FPGA(现场可编程门阵列)相联合的一个实现方案,说了然此中的设计方法和系统构造。DVB-C数字广播系统简介一个适用的DVB-C广播系统的构造如图1所示36,整个系统能够大致分为三个部分:(1)信息前端,包含视频服务器、播控服务器、通讯控制服务器、用户管理工作站、节目收集工作站、节目编排工作站等;(2)传输网络,利用现有的HFC网络巨大的频带资源实现数据传输;(3)用户终端,用户利用机顶盒或者Cable-Modem接收和阅读信息。从图1能够看到,在DVB-C数字广播系统中,一个通道上传输的数据可能包含

3、多路节目或来自多个节目源,所以需要对多路多节目TS流(MPTS)进行复合转接,生成一个切合DVB-C标准的MPTS,再经调制后在一个通道上传输。由TS复接器来达成这个功能。TS复接器在前端系统中相当于一个互换机,它负责对多个MPTS进行变换和复合,生成一个MPTS。在复合过程中,要达成包表记符(PID)过滤、PID从头表记、插入节目特定信息/服务信息(PSI/SI)、多路MPTS的交叉等工作4,5。从中能够看出复接器在整个系统中的重要性,TS复接器工作能否稳固靠谱,直接影响整个系统的正常运作。2TS复接器的设计方法在该系统中需要对6路数字卫星电视节目进行复接。各路有效速率为015Mbps的异步

4、串行接口(ASI)输入,6路总速率不超出36Mbps,输出为恒定速率38.1Mbps的ASI输出,输出的MPTS为切合DVB-C标准的传递流;复接器调整PID,包含将输入MPTS中的PSI/SI等不需要的信息过滤掉以及对有效TS包从头分派PID。新的PSI/SI信息作为复接器的输入按必定速率插入到MPTS中,插入的PSI/SI信息包含节目关系表(PAT)、节目映照表(PMT)、网络信息表(NIT)、服务描绘表(SDT)等4,5,复接器还可以接受来自播控系统的数据信息,作为复接器输出流的一部分。系统的功能模块构造如图2所示。由图2能够看到,因为需要办理的数据速率快、数据量大、要务及时性,一般的办

5、理芯片没法达成。为了达到上述目的,采纳高速DSP和FPGA一同来达成。整个系统鉴于DSP和FPGA,配以CPLD、高速SRAM、异步FIFO等。DSP拥有运算速度快、计算能力强、可用资源比较丰富的特色,特别合适于实现各样数字信号的办理功能,在各样领域拥有宽泛的应用。但因为所要办理的数据量太大,仅靠DSP片内RAM是远远不够的,所以还一定要有大容量、接见速度快的缓冲区对接收到的数据进行缓冲,以便于DSP进行办理。基本思想是FPGA达成TS包过滤和PID置换、PSI/SI提取等工作,系统的控制工作、TS包交叉算法例由DSP达成,整个控制逻辑则由CPLD达成。3TS复接器的一种实现方案针对上述剖析,

6、采纳DSP与FPGA相联合的方法成功实现了TS复接器,该实现方案如图3所示。图3中的DSP采纳TI企业的TMS320VC5410-100,它拥有100MIPS的迅速办理能力,以及片内64K的RAM和多个串口等资源,其片外寻址空间能够多达8MWord。FPGA则采纳了Xilinx企业的XCV300。笔者为DSP扩展了2MWord的高速SRAM作缓冲,分为两个1MWord的双缓冲,办理时以帧为单位,DSP和FPGA只好接见此中一个1MWord的SRAM。一般状况下,FPGA从输入接口把一帧数据存入此中一个缓冲区,DSP对此外一个缓冲区进行操作,依据交叉表把数据送到FIFO,再输出到输出接口,二者的

7、总线切换由FPGA负责达成。图3能够分为以下几个模块:a.输入模块:使用ASI接口将270M串行编码数据变换成27M并行数据,并供给接收时钟、数占有效等控制信号。b.FPGA模块:接收ASI接口输出的并行数据,实现同步、PID置换、PSI/SI提取等,并将数据写入SRAM中,追踪记录每路的TS包数;产生帧切换脉冲,控制双缓冲区的切换。c.DSP主控模块:DSP达成整个系统的控制功能,计算交叉表,负责与播控系统的通讯等。d.CPLD模块:依据DSP供给的地点和数据进行译码,对总线上的各设施进行互斥片选;产生中止申请信号;对发送FIFO的全空信号进行采样,控制从发送FIFO读数据并将数据送给输出A

8、SI接口。输出模块:由CPLD供给控制信号,将数据从发送FIFO读出来,同时写入发送ASI接口。命令通讯接口:复接器经过串口与播控服务器通讯,从服务器接收系统复位、状态查问、PID置换、PSI/SI插入和提取等命令,并向服务器反应必需的信息。为保证数据信号接收端解码器能正确解码,缓冲区不会上溢或下溢,解码输出信号安稳,要求复接器输入的各路TS包平均散布在输出数据流中,所以一定在发送以前对输入的各路TS包做交叉。采纳及时交叉的方法,FPGA能够在每次帧切换的时候记录各路TS包的数量,而后计算交叉表。交叉表依据以下方式计算:设数据流共有K路MPTS流,数据流的一个数据帧有M个TS包,每路MPTS有

9、m(i)(i=0,1,.K-1)个TS包,假定各路TS包由大到小排序,m(0)最大,不然第一排序。依据M、K、m(i)对输入的TS流进行交叉,对第i路有:用p(i,n)指示第i路能否将一个TS包输出到MPTS中的第n个TS包,q(i)表示第i路中已输出到MPTS中的TS包数,初值为0;i=0,n=0；while(n=1)将第i路的第q(i)个TS包输出到MPTS中的第n个TS包;q(i)+;n+;i+;if(i=K)i=0;最后在Xilinx的XilinxFoundationSeries先对所设计的逻辑进行仿真,利用DSP的simulation进行程序的仿真,仿真结束后在单板长进行调试。因为采纳的FPGA的容量限制,门数有限,能够进行PID置换的个数遇到限制,可是能够依据估量出的各路TS包数对每一路能够置换的PID数量进行动向调整;因为采纳了交叉算法,能够对突发数据进行很好的光滑作用,利于后级进行办理。把复接器接到图1所示的系统中去,经过复接器办理的节目流在STB(机顶盒)上能够接收到稳