第7章 可编程器件与数字信号处理

1、第7章 可编程器件与数字信号处理 7.1 ASIC与PLD 7.2 FPGA与DSP 7.1 ASIC与PLD 专用集成电路（ASIC）是指专门为特别需要或特定的电子产品而设计的芯片。在ASIC没有出现以前，对所有电子产品的设计都是从选用通用的集成电路芯片开始，再由这些芯片和其它元件构成系统。这种自下而上的设计方法由于使用了大量不同的类型元件，从而不可避免地造成系统体积大、功耗高、可靠性差的缺点。人们希望能够把这些由通用的元件搭成的系统集成到一个芯片上，即专用集成电路中来。但限于工艺水平、加工技术、市场约束，这一早在20世纪60年代就出现的呼声直到80年代才成为现实。与通用的IC相比，ASIC

2、具有如下优点：体积小，容量大；功耗低；可靠性高；保密性强；具有在线可编程能力；各种先进的开发手段大大缩短了开发周期。一、PLD的发展历程熔丝编程的PROM和PLA器件 AMD公司推出PAL器件 GAL器件 FPGA器件 EPLD器件 CPLD器件 内嵌复杂功能模块的SoPC 二、PLD的分类 1、按集成度分类: 一般以GAL22V10芯片为分水岭低密度可编程逻辑器件LDPLD高密度可编程逻辑器件HDPLD二、PLD的分类（续）2、按结构分类乘积项结构：大部分简单PLD和CPLD查找表结构：大多数FPGA3、按编程工艺分类熔丝(Fuse)型反熔丝(Anti-fuse)型 EPROM型，紫外线擦除

3、电可编程逻辑器件EEPROM型 SRAM型：大部分FPGA器件采用此种编程工艺 Flash型 三、简单PLD器件被取代的原因阵列规模小，资源不够用于设计数字系统片内寄存器资源不足，难以构成丰富的时序电路I/O不够灵活编程不便，需专用的编程工具四、ASIC一般设计流程五、FPGA/CPLD被广泛采用的原因规模越来越大，单片逻辑门数已愈千万，如EP2S180。开发过程投资小。FPGA/CPLD芯片在出厂前都经过了严格的测试，而且设计灵活，发现错误可直接更改设计，减少了投片风险。用FPGA/CPLD试制功能样机，能以最快速度占领市场。有些领域，标准协议发展太快，设计ASIC根不上技术更新速度，只能依

4、靠FPGA/CPLD完成系统研制与开发。FPGA/CPLD开发工具智能化，功能强大。新型FPGA内嵌CPU或DSP内核，支持软硬件协同设计，可作为SOPC硬件平台。成本越来越低。六、ASIC设计的优势功耗更低；能完成高速设计，许多数字ASIC工作频率可达10GHz以上；设计密度大。相比之下，FPGA设计效率不高，大量单元不能充分利用。七、FPGA与ASIC技术的融合在FPGA中内嵌ASIC模块，以完成高速、大功耗、复杂的设计部分，而对于其它低速、低功耗、相对简单的电路由传统的FPGA逻辑资源完成；在ASIC中集成部分可编程的灵活配置资源，或者继承成熟的FPGA设计，将之转化为ASIC，如Alt

5、era的HardCopy技术。八、FPGA基本结构九、Cyclone系列器件的结构与原理 Cyclone器件结构组成逻辑阵列块（LAB）每个LAB由多个逻辑单元LE组成嵌入式存储器块I/O单元PLL十、CPLD的结构与工作原理 MAX7000系列宏单元结构十一、CPLD基本结构十二、FPGA/CPLD比较项目FPGACPLD备注结构工艺多为LUT加寄存器结构，实现工艺多为SRAM多为乘积项，工艺多为E2CMOS,也包含EEPROM触发器数量多少FPGA更适合实现时序逻辑，CPLD多用于实现组合逻辑Pin to Pin 延时不可预测 固定规模与逻辑复杂度规模大，逻辑复杂度高，新型器件高达干万门级

6、 规模小，逻辑复杂度低FPGA用以实现复杂设计，CPLD用以实现简单设计成本与价格成本高，价格高成本低，价格低CPLD用于实现低成本的设计编程与配置一般包含两种，外挂BootRom和通过CPU或DSP等在线编程。多数基本属于RAM型，掉电线程序丢失有两种编程方式，一种是通过编程器烧写ROM,另一种较方便的方式是通过ISP模式。一般为ROM型，掉电线程序不丢失FPGA掉电线后一般将丢失原有逻辑配置。但目前一些内嵌Flash或EECMOS的FPGA,可以实现非易失配置方式。互连结构，连线资源分布式，丰富的布线资源集总式，相对布线资源有限FPGA布线灵活，但是时序更难规划，一般需要通过时序约束，静态

7、时序分析，时序仿真等手段提高并验证时序性能适用的设计类型复杂的时序功能简单的逻辑功能十三、PLD设计流程 7.2 FPGA与DSP 7.2.1 FPGA的结构特点 FPGA的结构是由基于半定制门阵列的设计思想而得到的。从本质上讲，FPGA是一种比半定制还方便的ASIC设计技术。 FPGA的结构主要分为三部分：可编程逻辑块、可编程IO模块、可编程内部连线。可编程逻辑块和可编程互连资源的构造主要有两种类型：即查找表型和多路开关型。 查找表型FPGA的可编程逻辑单元是由功能为查找表的SRAM构成函数发生器，由它来控制执行 FPGA应用函数的逻辑。 SRAM的输出为逻辑函数的值，由此输出状态控制传输门

8、或多路开关信号的通断，实现与其它功能块的可编程连接。多路开关型可编程逻辑块的基本构成是一个多路开关的配置。利用多路开关的特性，在多路开关的每个输入接到固定电平或输入信号时，可实现不同的逻辑功能。大量的多路开关和逻辑门连接起来，可以构成实现大量函数的逻辑块。 FPGA由其配置机制的不同分为两类：可再配置型和一次性编程型。近几年来，FPGA因其具有集成度高、处理速度快以及执行效率高等优点，在数字系统的设计中得到了广泛应用。Parallelism enables very high sample rates.1 GHz 256 clock cycles = 4 MSPS500 MHz 1 clock

9、 cycle = 500 MSPSConventional DSP Processor - SerialFPGA-based DSP - ParallelismNote 4MSPS is a theoretical maximumRealistically it is probably 1MSPS 7.2.2 DSP与FPGA性能比较 DSP内部结构使它所具有的优势为：所有指令的执行时间都是单周期，指令采用流水线，内部的数据、地址、指令及DMA总线分开，有较多的寄存器。 与通用微处理器相比，DSP芯片的通用功能相对较弱些。DSP是专门的微处理器，适用于条件进程，特别是较复杂的多算法任务。在运算

10、上它受制于时钟速率，而且每个时钟周期所做的有用操作的数目也受限制。例如TMS320C 6201只有两个乘法器和一个200MHZ的时钟，这样只能在每秒完成400M的乘法。 将模拟算法、具体指标要求映射到通用DSP中，比较典型的DSP通过汇编或高级语言如 C语言进行编程，实时实现方案。如果DSP采用标准C程序，这种C代码可以实现高层的分支逻辑和判断。例如通信系统的协议堆栈，这是很难在FPGA上实现的。从效果来说，采用DSP器件的优势在于：软件更新速度快，极大地提高了系统的可靠性、通用性、可更换性和灵活性，但DSP的不足是受到串行指令流的限制。 FPGA有很多自由的门，通过将这些门连接起来形成乘法器

11、、寄存器、地址发生器等等。这些只要在框图级完成，许多块可以从简单的门到FIR 或FFT在很高的级别完成。但它的性能受到它所有的门数及 时钟速度的限制。例如，一个具有20万门的Virtex器件可以实现200MHz时钟的10个16位的乘法器。 FPGA包含有大量实现组合逻辑的资源，可以完成较大规模的组合逻辑电路设计；与此同时，它还包含有相当数量的触发器，借助这些触发器，FPGA又能完成复杂的时序逻辑功能。通过使用各种EDA工具，设计人员可以很方便地将复杂的电路在FPGA中实现。象微处理器一样，许多FPGA可以无限的重新编程，加载一个新的设计方案只需要几百毫秒。甚至现场产品可以很简单而且快速的实现。

12、这样，利用重配置可以减少硬件的开销。 超过几MHZ的取样率，一个DSP仅仅能完成对数据非常简单的运算。而这样简单的运算用FPGA将很容易实现，并且能达到非常高的取样速率。在比较低的取样速率时，整体上很复杂的程序可以使用DSP，这对于FPGA来讲是很困难的。 对于较低速的事件，DSP是有优势的。可以将它们排队，并保证它们都能执行，但是在它们处理前可能会有些时延。而FPGA不能处理多事件，因为每个事件都有专用的硬件，但是采用这种专用硬件实现的每个事件的方式可以使各个事件同时执行。 如果需要主工作环境进行切换，DSP可以通过在程序里分出一个新的子程序的方式来完成， 而对于每种配置FPGA需要建立专门

13、的资源。如果这些配置是比较小的，那么在FPGA中可以同时存在几种配置；如果配置较大则意味着FPGA需要重新配置，而这种方法只在某些时候可以采用。 最后，FPGA是以框图方式编程的，这样很容易看数据流。DSP是按照指令的顺序流来编程的。大多数的单处理系统都是以某种框图方式开始设计的。实际上，系统设计者大多认为将框图移植给FPGA比将其转化为DSP的C代码更容易。 7.2.3 如何进行DSP和FPGA方案选择 1、方案选择原则 在选择数字系统核心处理部分的方案时，有很多因素需要考虑。例如如何充分利用已有资源(包括软、 硬件）、系统要求的工作时钟速率以及算法或工作方式的特点等，这些对最佳方案的选择有

14、很大的影响。 具体地说，在最初的方案论证阶段，可以根据如下问题的回答情况来进行方案选择；（1）该系统的取样速率是多少？ 如果高于几MHZ，FPGA是理所当然的选择。（2）系统是否已经使用C语言编制的程序？ 如果是，DSP可以直接地实现。它可能达不到方案的最佳实现，但很容易进一步开发。（3）系统的数据率是多少？ 如果高于2030Mbytes，则用FPGA处理更佳。（4）有多少个条件操作？ 如果没有，FPGA是很好的；如果很多，则软件的实现即DSP的实现是更好的选择。 （5）系统是否使用浮点？ 如果是，则使用可编程的DSP更好。FPGA的浮点不够成熟。 （6）所需要的库是否能够获得？ DSP和FP

15、GA都提供诸如 FIR或FFT等基本的构建模块。然而，更复杂的或专用的构件可能得不到，这将决定选择。 2、方案选择示例 下面提供了几个数字系统设计例子，有助于理解前面介绍的方案选择原则。 （1）用于无线数据接收机的抽样滤波器。典型的CIC（Control Integrated Circuit）滤波器工作在50100MHZ的取样率，5步CIC有10个寄存器和10个加法器。要求加速度在5001000MHZ。 在这一速率下任何的DSP处理器将很难实现。然而CIC只有非常简单的结构，这样以FPGA来实现将会很简单。100MHZ的取样率可以达到，甚至某些型号的FPGA还可以有些剩余资源来实现进一步的处理

16、。 （2）实现通信堆栈协议ISDN（Integrated 会 Services Digital Network综合服务数字网）。 IEEE1394有很复杂、大量的C代码，完全不适合用FPGA来实现；但是用DSP来实现却很简单。 不仅如此，一个信号编码基数可以得到保留，这样可以使代码堆栈在某一产品的DSP上来实现，或者在另一块DSP上的分离的协议处理器来实现。这将给专门提供为代码堆栈授权的供应厂家以机会。 （3）数字射频接收机的基带处理器。一些类型的接收机需要FFT来获得信号，然后匹配滤波器一次获得信号，这两个模块可以很简单的用任何一种方案实现。然而如果要求工作模式转换信号获得和信号接收的转换，

17、则采用DSP方案更适合。因为FPGA方案需要同时完成两个模块。 这里要注意，射频用FPGA实现更好，因为这是一个混合、多任务的系统。如果应用更大的FPGA，这样两个模块可以 同时用一个FPGA来实现。 （4）图像处理器。对于图像的处理过程多是简单的和重复的，这样很适合用FPGA实现。然而，一个成像处理流程往往用于在所观测的目标识别“斑点”或“感兴趣的区域”。这些“斑点”可能大小不一样，造成后端的判断及处理过程趋于复杂。同时，所用的算法往往是自适应的，取决于斑点是什么样的。所以用DSP构成图像处理通道的后端处理部分是合适的。 总之，DSP和FPGA代表着两种数字系统的信号处理的过程，各有所长和不

18、足之处。对于许多高速采样频率的应用，特别是任务比较固定或重复的情况下， 适合采用FPGA方案；同样，对于较低的取样速率和有很高复杂度的软件问题的情况适合采用DSP方案。 7.2.4 新的设计思想 一、DSPFPGA结构 DSPFPGA结构最大的特点是结构灵活，有较强的通用性，适于模块化设计，从而能够提高算法效率；同时其开发周期较短，系统易于维护和扩展。 例如，一个由DSPFPGA结构实现的实时信号处理系统中，低层的信号预处理算法处理的数据量大，对处理速度的要求高，但运算结构相对比较简单，适于用FPGA进行硬件实现，这样能同时兼顾速度及灵活性。高层处理算法的特点是所处理的数据 量较低层算法少，但

19、算法的控制结构复杂，适于用运算速度高。寻址方式灵活、通信机制强大的DSP芯片来实现。 FPGA可以完成模块级的任务，起到DSP的协处理器的作用。它的可编程性使它既具有专用集成电路的速度，又具有很高的灵活性。 DSP具有软件的灵活性；而FPGA具有硬件的高速性，从器件上考察，能够满足处理复杂算法的要求。这样DSP FPGA的结构为设计中如何处理软硬件的关系提供了一个较好的解决方案、同时，该系统具有灵活的处理结构，对不同结构的算法都有较强的适应能力。尤其适合实时信号处理任务。 二、嵌入DSP模块的FPGA 应用将一些能实现基本数字信号处理功能的DSP模块嵌入的FPGA芯片是数字电路设计的另一个大趋

20、势。 有些公司已经或计划把基于ASIC的微处理器或DSP芯核与可编程逻辑阵列集成组合在一块芯片上。FPGA提供的DSP性能已超过每秒1280亿MAC（乘法累加运算），大大高于目前主流供应商所能提供的传统DSP的性能。 其中，Xilinx作为世界可编程逻辑器件的领导厂商，拥有先进的FPGA技术以及先进的开发工具。2000年11月，推出 Xilinx XtremeDSP行动，试图进入这一市场。Virtex可以提供每秒6千亿 MAC的性能。采用这种并行结构，256阶FIR滤波器中的每个样本可以在一个时钟周期内处理完，因此极大地改善了DSP的性能和效率。 Xilinx XtremeDSP行动的目标是希

21、望满足宽带革命的高性能挑战。其它特性还包括根据如芯片面积（相应于使用的资源）和系统频率来优化DSP设计。XtremeDSP行动还推出了一些开发工具以弥补传统上在DSP和FPGA设计方法间存在的差距。 新的Virtex系列的增强结构使其在实现需要计算的算法时具有独特的优势。Xilinx提供的测试数据表明，Xilinx FPGA比业界最快的DSP运行要快100倍。因此，单个FPGA即可代替传统上所谓的DSP处理器阵列。 目前世界上的许多手机基站产品采用了Xilinx公司VirtexE FPGA。为了建立大量的连接，手机基站需要处理大量的数据，其中大部分是采用某种DSP实现的。 可以预测，在不久的将

22、来，单一的DSP或FPGA实现的数字系统会被DSPFPGA的结构或嵌入DSP模块的FPGA设计结构所取代。 XtremeDSP开发套件一、功能 由Nallatech开发为高性能信号处理应用（如软件定义无线电、3G无线、网络、HDTV和视频成像等）提供了全面的平台。由Xilinx System Generator提供全面的支持以用于硬件协同仿真。 二、关键特性 Xilinx器件: XC4SX35-10FF6682个独立的ADC通路: AD6645 ADC (14-bit，多达105 MSPS)2个独立的DAC通路: AD9772 DAC (14-bit,多达160MSPS)支持外部时钟、板上振荡

23、器和可编程时钟2组ZBT-SRAM （133MHz,每组512Kx32 bit）状态LED显示通过3.3V/5V PCI 32 bit/33-MHz或USB v1.1, 或JTAG接口与主机接口三、配备外部电源USB v1.1兼容电缆，2米长5条MCX到BNC电缆，用于连接到ADC / DAC和外部时钟连接器PCI背板和2个螺丝钉2x BNC插孔到插孔适配器，用于回路配置Nallatech FUSE (现场可升级系统环境) 软件CDPro CD提供了技术文档、硬件支持文件和设计实例可选的Nallatech评估软件便携式仪器箱7.2.5 FPGA的设计（ESL） 嵌入式Power PC浮点协处理

24、System generatorAccell DSPIP CoreMatlabSystem generatorAccell DSP PowerPCHard coreOpen hardware license from P if migrate to ASICUp to 4 coreUp to 500MHZStandard OS support: Vxwork, Linux, BSD200220062008201070060020002004CoolRunner-II Spartan-3E100 MHz, 92 DMIPSNext GenerationSpartanSpartan

25、-3100 MHz, 92 DMIPSVirtex-II Pro150 MHz, 120 DMIPS100200Virtex-4200 MHz, 160 DMIPSVirtex-5Mont BlancVirtex-4, 450 MHz400500300Virtex-II ProVirtex-5Mont BlancTrilogySystem Generator for DSP SGD已经成为首选的结构，用于使用业界最先进的FPGA开发和调试的高性能DSP系统。 这一工具提供了高水平的提取，在按动按钮后可以自动编译进FPGA，在用低级程序语言例如VHDL实现设计时也不会损失性能。 System Generator是Xilinx XtremeDSP解决方案的一部分，这一解决方案结合了最先进的FPGA、设计工具、IP核和设计与教育培训服务。 以系统速度进行在系统调试 从System Generator内部插入Chipscope Pro探针来调试飞快运行的系统 检查和修改嵌入式存储器中的内容。AccelDSP AccelDSP