第7章 智能仪器的自检与抗干扰技术

1、 第7章智能仪器的自检与抗干扰技术7.1硬件故障的自检7.2常见干扰源分析7.3智能仪器硬件抗干扰技术7.4智能仪器软件抗干扰技术 7.1硬件故障的自检7.1.1自检方式7.1.2自检算法7.1.3自检软件 7.1.1自检方式1开机自检 当仪器接通电源或复位后，仪器进行一次自检，在以后的测控过程中不再进行。2周期性自检 大多数智能仪器在运行过程中，要不断地、周期性地插入自检操作。这种自检完全是自动进行的，并且是在测量工作的间歇期间完成的，不干扰正常测控任务。3键控自检 有些仪器是在面板上设置一个自检按键，由操作者控制用来启动自检程序。 7.1.2自检算法1. ROM或EPROM的检测2. RA

2、M的检测3.总线的自检4.显示与键盘的检测1. ROM或EPROM的检测、ROM的自检设计思想:将调试好的程序向ROM中固化时，保留一个单元(一般是程序结束后的后继单元)不写程序而写入检验字。校验字的状态应使ROM中每一列具有奇数个1，ROM地址ROM中内容备注011111110111000110210101010301111110401010101510001101600000000711001011校验字11111111校验和各列的运算结果都为“1。 图6.10 ROM自检程序流程图各列的运算结果都为“1。 2. RAM的检测对RAM自检分两种情况： 一般先将检查字“AAH”写入RAM单元

3、，然后按所写的单元地址逐字节读出，检查是否全为“AAH”； 再写入检查字“55H”，同样以所写单元地址逐字节读出，检查是否全为“55 H”。 检查字“AAH”和“55H”均为相邻位电平相反，且“AAH”和“55H”互为反码。循环一遍即可实现各位写“0”、读“0”和写“1”、读“1”的操作。（1）当程序投运之前，检查其能否正确写入和读出数据。图7-1RAM自检流程图 判别读写内容是否相符用异或法。即把内容求反与原码进行异或运算如果结果为FF，则表明单元读写功能正常，否则，则说明有故障。最后再恢复在单元内容（2）当程序投运之后，作为数据区的RAM已存放有一定的信息，检查程序绝对不能破坏原有的内容，

4、因此上述方法已不再适用。 “异或”的办法进行检查，即先从被检查的RAM单元中读出信息，求反后写入再读出后再与原单元内容进行一次异或运算，若其结果为全“0”，表明该单元工作正常，否则应给出错误指示。 3.总线的自检图7-2总线检测电路总线故障一般是由于印制线路板工艺不佳使两总线相碰等原因而引起的存有自检程序的ROM芯片与CPU的连线不应经过缓冲器，否则，若总线出现故障便不能进行自检。 4.显示与键盘的检测键盘检测的方法是：CPU每取得一个按键闭合的信号，就应反馈一个信息。如果按下某单个按键无反馈信息，往往是该键接触不良；如果按某一排键均无反馈信号，则一定与对应的电路或扫描信号有关。 对显示装置的

5、检查一般在开机进行。检查的形式有两种。 一种是让显示器的所有字段都发光（显示8888），然后再使所有字段都不发光，以检查显示器及相应接口电路是否处于正常工作状态。当表明工作正常之后，按下任何一个按键均应脱离初始自检方式，给出正常的工作符号或状态； 另一种是显示某些特征字符，一般是控制系统的名称或代号，持续一段时间（几秒钟）自动消失，进入其它初态或某种操作状态。 7.1.3自检软件 7.1.3自检软件图7-3含自检的仪器操作流程图开机自检在仪器初始化之前检测项目尽量多选 周期性自检STEST安排在两次测量循环之间。由于测量循环之间时间有限，一次只插入一项自检内容，多次测量后才能完成仪器的全部自检

6、项目任意键按下，仪器退出故障显示 7.1.3自检软件图7-4周期性自检子程序的操作流程图根据指针进入TSTPT表取得子程序并执行如有故障进入故障显示：一般先熄灭全部显示器，然后显示故障代号 任意键按下，仪器退出故障显示（有些仪器是故障显示一定时间后自动推出）无论是否有故障，每进行一项自检，TNUM加1，以便在下一次测量间隙中进行另一项自检 7.2常见干扰源分析干扰形成的三个要素：干扰源、干扰途径、敏感接收电路采取措施：1）消除或抑制干扰源2）切断干扰途径3）削弱接收回路对干扰的敏感性7.2.1串模干扰、共模干扰及电源干扰7.2.2数字电路的干扰电和磁干扰电力线雷电电台电视台交流供电电路电动机移

7、动通信设备天体电磁辐射（电磁感应）（电源线）良好的屏蔽和正确的接地来解决抗干扰措施主要是切断来自传输通道和电源线 干扰 7.2.1串模干扰、共模干扰及电源干扰从干扰对电路作用的形式分类 1)差模干扰 2)共模干扰 如果干扰源对两根信号传输线的干扰大小相等、相位相同, 就属于共模干扰。由于“仪用放大器”的共模抑制比 KCMR 较大, 所以共模干扰可以被抑制。但当系统两个输入端出现很难避免的不平衡时, 共模电压的一部分将转换为串模（差模）干扰，就较难消除了。 7.2.1串模干扰、共模干扰及电源干扰图7-5串模干扰示意图干扰电压与有效信号串联叠加后作用到仪表 上 由磁场引入的干扰举例 热电偶的引线与

8、存在强电流的工频输电线靠得太近时，引入磁场耦合干扰INi为干扰源电流M1、M2为热电偶两根导线与干扰源间的互感量检测电路引入的噪声电压与M1、M2以及干扰源电流INi 成正比。由于热电偶正极导线与干扰源间的距离较近,所以M1M2, UNi UN2 ,造成了差模干扰。 7.2.1串模干扰、共模干扰及电源干扰图7-6共模干扰示意图共模干扰与串模干扰 热电偶引线与220V电源线靠得太近将引起电场偶合干扰。如果UNi对两根信号传输线的干扰大小相等、相位相同,就属于共模干扰。 7.2.1串模干扰、共模干扰及电源干扰图7-7被测信号的输入方式a) 单端对地输入方式b) 双端不对地输入方式有共模干扰的场合，

9、采用哪种方式？ 7.2.1串模干扰、共模干扰及电源干扰电路简单分析：VA, VB, VAB？理论上：Zs1=Zs2,Zcm1=Zcm2， VAB=0,不会引入共模干扰实际上： VAB不等于0。Zs1，Zs2越小,Zcm1，Zcm越大越接近，共模干扰影响最小。一般共模会转变为串模干扰出现在两个输入端之间。）同一电源系统中的晶阐管通断时产生的尖锋，通过变压器的一次侧和二次侧之间的电容耦合到直流电源中去产生干扰。）附件的断电器动作时产生的浪涌电压，由电源线经变压器级间电容耦合产生的干扰）共用同一个电源的附近的设备接通或断开时产生的干扰。7.2.1串模干扰、共模干扰及电源干扰电源干扰 7.2.2数字电

10、路的干扰减小R,就能减小Vs。R可以看作受感电路的输入等效电阻。降低输入电阻有利于抗干扰减小CAB：增加AB的距离，可以减小CAB。布线时增大距离，尽量避免平行。1)2)数字电路中有分布电容:元件与元件之间，导线与导线之间，导线与元件之间，导线与结构件之间电容性耦合引起的干扰：信号电压通过分布电容例其他导体的电位受到影响。两平行导线通过寄生电容产生耦合干扰。 有门电路。当导线两端均有门电路。当门1输出一个方形脉冲，而受感线B正处于低电平，可以观察到相应的波形若耦合电容CAB足够大，使得正脉冲的幅值高于门4的开门电平VT，脉冲宽度也足以维持使门4 输出电平从高电平下降到低电平，则门4就输出一个负

11、脉冲，即干扰脉冲信号源VA，感应电压VB。耦合电容CAB。门1为高，门3为低，此时干扰如何产生？7.3.1串模干扰的抑制7.3.2共模干扰的抑制7.3.3输入/输出通道干扰的抑制7.3.4总线的抗干扰设计7.3.5地线干扰的抑制7.3 硬件抗干扰技术噪声 和干扰是仪器仪表的大敌，提高抗干扰能力很重要。测量产生误差。混在信号中，降低仪器的有效分辨能力和灵敏度。逻辑元件产生误动作。如果干扰信号的电平超过逻辑元件的噪声容限电平，则产生误动作，系统工作紊乱对程序的正常通行产生影响 7.3.1串模干扰的抑制Vnm：串模干扰电压Vnm1：串模干扰引起的等效输出电压7.3 硬件抗干扰技术串模干扰的抑制能力用

12、串模抑制比来表示。抑制措施（4点）1) 采用输入滤波器。干扰频率比被测信号频率高 低通滤波器，干扰频率比被测信号频率低，高通滤波器，干扰频率在被测信号频谱两侧，带通滤波器，图7-11常用低通滤波器原理图a) RC滤波器b) LC滤波器c) 双T滤波器d) 有源滤波器RC优点：RC结构简单，成本低，不需调整。 RC 缺点：但串模抑制比较低，一般需2-3级串联才能达到规定 抑制比指标。而且时间常数RC较大，影响动态特性LC优点：串模抑制比较高， LC缺点：但需要绕制电感线圈，体积大，成本高双T优点：结构简单，对某一固定频率的干扰具有很高的抑制比，偏离该频率后抑制比迅速减小，主要用来滤除工频干扰，

13、双T缺点：对高频干扰无能为力。结构虽然简单，但调整比较麻烦。有源滤波器优点：可获得较理想 频率特性。有源滤波器缺点：有源器件（运放）的共模抑制比一般难以满足要求，本身带来的噪声较大。 图7-12两级阻容低通滤波网络图7-12两级阻容低通滤波网络常用两级阻容低通滤波网络作为输入通道的滤波器特点：使50Hz的串模干扰衰减至1/600左右时间常数小于200ms.被测信号变化较快时可以改变网络参数，以减小时间常数。2) 选择器件。3) 对信号进行预处理。4) 电磁屏蔽。信号成为对测量元件或变送器（热电偶、压力变送器）进行电磁屏蔽选用带有屏蔽层的双绞线或同轴电缆作信号线并保证良好接地，可以很好地抑制干扰

14、多数仪器的外壳采用导磁材料（例如：铁质机壳）作屏蔽层，让低频干扰磁力线从磁阻很小的磁屏蔽层上通过，使受外壳保护的内部电路免受低频磁场耦合干扰的影响。屏蔽线 三绞扭屏蔽线铜芯4对双绞扭屏蔽线(铝质屏蔽层接地）聚氟乙烯绝缘层屏蔽层吸收能量(涡流损耗)、反射能量(电磁波在屏蔽体上的界面反射)和抵消能量(电磁感应在屏蔽层上产生反向电磁场，抵消部分干扰电磁波)铜线编织网（必须接地） 7.3.2共模干扰的抑制共模抑制比Vcm：共模干扰电压Vcm1：共模干扰引起的等效电压共模干扰的抑制能力用共模抑制比来表示。 7.3.2共模干扰的抑制1.采用仪用放大器2.采用变压器或光耦合器，分开模拟地和数字地共模抑制比可

15、达100-160db图7-13输入隔离显示测量RHRLRS0.1RC0.1Ecm1k1kC1C2C33.浮置技术十分有效的共模干扰抑制措施，但注意：信号线屏蔽层只允许一端接地，并且只在信号源一侧接地，而放大器一侧不得接地。模拟信号的输入端要相应地采用三线采样开关。在设计输入电路时，应使放大器二输入端对屏蔽罩的绝缘电阻尽量对称，并且尽可能减小线路的不平衡电阻。图7-14浮地输入双层屏蔽放大器3.浮置技术虽然增加器件（每路需要屏蔽线和三线开关），但对放大器本身抗共模干扰能力降低，应用广泛 7.3.3输入/输出通道干扰的抑制抗干扰原因：光耦合器的输入阻抗很低，一般在1001000之间，而干扰源的内阻

16、一般都很大，通常为105106。输入回路与输出回路之间的分布电容极小，一般仅为0.52pF，而绝缘电阻又非常大，通常为10111013。光耦合器的输入回路与输出回路之间是光耦合的，而且是在密封条件下进行的，故不会受到外界光的干扰。图7-15二极管-晶体管型的光耦合器a) 光耦合器内部结构b) 接入光耦合器的数字电路干扰窜入的渠道：开关量输入/输出通道；模拟量输入/输出通道抑制干扰：去掉对象与输入/输出通道间的公共地线，实现彼此电隔离最常见隔离器件：光耦合器 Ri限流电阻 ,VD反向保护二级管 不要求输入 Vi一定与 TTL逻辑电平一致，只要经限流后符合发光二极管的要求 RL是光敏晶体管的负载电

17、阻。 Vi使其导通时， Vo为低，反之为高 Vo什么时候为低，什么时候为高？b) 接入光耦合器的数字电路小结：光耦合器的输入和输出必须分别采用独立的电源。开关量作为输入，可以将干扰脉冲当在输入回路的一边 有很好的安全保障作用。输入与输出之间可耐很高的电压（1000V） 图7-16光隔离开关量输出电路直流负载什么情况加电，什么情况失电？ Vi低，电流经发光二极管，光敏晶体管导通，VT截止，VT导通，加电。反之失电 VL是普通发光二极管，用作指示若为交流负载，驱动电器的电源改为交流电源，晶阐管改为双向光耦设计：抗干扰屏障就需要设置在最先遇到的开关信号工作的位置上设置在A/D转换电路模拟量输入和D/

18、A转换电路模拟量输出的位置上。抗干扰屏障的位置越接进智能系统的外层越好，最好能推到模块量入、出口处。（模块量信号上的任何干扰都能起到干扰作用；数字量信号上的干扰只有幅度和宽度达到一定量时才起作用）光耦必须能够进行线性变换和传输一般采用逻辑光耦合器（线性光耦的价格和性能原因）2）具体应用A/D转换电路：设在A/D芯片和模拟量多路开关芯片这两类电路的数字量信号线上。D/A转换电路：设在D/A芯片和采样保持芯片的数字量信号线上。多模块量输入通道的A/D转换电路：差分输入的方式。将各被测量的接地点经模拟量多路开关芯片接到差分输入的负端。 图7-17具有4个模拟量输入通道的抗干扰A/D转换电路(与815

19、5接口)74LS244三态八缓冲器/线驱动器/线接收器(3S,两组控制)双列直插封装功能表:74LS74 (双D触发器) 图7-17具有4个模拟量输入通道的抗干扰A/D转换电路(与8155接口) PA:8位数据入口PC:控制信号输出口14433：A/D转换器件。CMOS电路，驱动能力小74LS244驱动光耦数字信号经光耦合器与8155的PA口相连。4052选通信号由PC口发出。14433转换结束信号EOC通过光耦合器由74LS74D触发器锁存，并向8051发出中断请求光耦隔离输入输出通道，必须对所有的信号（数字量、控制信号、状态信号）全部隔离 7.3.4总线的抗干扰设计线间窜扰电路板上相邻的导

20、线，由于感应或地电流的耦合等因素，某根线上的电压、电流信号会影响邻近的传输线。解决办法：控制导线间的距离(2) 信号的反射信号反射是指当传输线上的负载与传输线特性阻抗不匹配时，传输信号在负载上产生振荡，发生畸变的现象。解决办法：采用总线驱动器，增加驱动电流采用总线终端负载匹配器，消除反射现象 2）RC串联负载匹配器。抗高电平干扰能力强一点1）双电阻负载匹配器（90-150欧）4）总线终端接5-10K欧姆的上拉电阻匹配，简单，常见3） 钳位二极管抑制反射。低电平限制在0.3V以下，对反射引起的低电平过冲和振荡有一定的抑制作用。图7-20钳位二极管抑制反射图7-21传输特性阻抗测试A门输入端加激励

21、信号调节R的阻值观察R上的输出波形畸变最小时的R值就是特性阻抗（3）总线负载和总线驱动能力的扩展 智能仪表的各个功能模块都是通过总线与CPU相连接的，可见总线上连接的负载通常是很多的。降额设计避免出现总线驱动能力不足的问题。采用总线驱动器提高驱动能力。三态门芯片主要是74LS245、74LS244和74LS240 7.3.5地线干扰的抑制一点接地和多点接地的使用原则。 屏蔽层与公共端的连接。 交流地、功率地同信号地不能共用 屏蔽地(或机壳地)接法随屏蔽目的不同而异。 电缆和接插件的屏蔽。 高电平线和低电平线不要走同一条电缆。不得已时，高电平线应单独组合和屏蔽。同时要仔细选择低电平线的位置。 高

22、电平线和低电平线不要使用同一接插件。不得已时，要将高低电平端子分立两端，中间留接高低电平引地线的备用端子。 设备上进出电缆的屏蔽应保持完整。电缆和屏蔽线也要经插件连接。两条以上屏蔽电缆共用一个插件时，每条电缆的屏蔽层都要用一个单独接线端子，以免电流在各屏蔽层流动（二）一点接地原则 对于模拟信号地线、数字信号地线、信号源地线、负载地线等几种地线一般应分别设置，在电位需要连通时，也必须仔细选择合适的点，在一个地方相连，才能消除各地线之间的干扰。 1. 单级电路的一点接地原则 11个端点采用一点接地。考虑到加工工艺，在实际的印制电路板设计中，只能做到各接地点尽量靠近、并加大地线的宽度。 1接线端子

23、2印制电路板安装孔 3接地母线 4高频变压器金属屏蔽外壳接地点2. 多级电路的一点接地原则 若将多级电路的地线逐级串联，在最后一段地线上将存在一定的对地电位差，有可能产生共阻抗耦合干扰，应采取并联接地方式，才不易产生级与级之间的相互干扰。设计多级电路的地线应注意以下两个原则：一是公用地线截面积应尽量大些，以减小地线的内阻;二是应把电流最大的电路放在距电源的接地点最近的地方。 多级电路的一点接地示意图 多级电路的地线不能逐级串联。在几块电路板的地线上存在着GND1、GND2、GND3三点不同的对地电位差，虽然其数值很小，但仍有可能产生共阻抗干扰。并列式（中、低频-1MHz以下电路时采用）多级电路

24、的一点接地多级模拟电路的地线逐级串联，电源的电流流过内阻r1、r2、r3，在这段地线上产生三点不同的对地电位差G1、G2、G3，虽然其数值很小，但将对有较大放大倍数的放大器电路产生共阻抗干扰。串联式（仅用时数字电路多级电路的一点接地原则的改错请指出下图的电源接地错误监控电路电源盒第二级放大器第一级放大器地线1地线3+12V地线2+12V高频电路的大面积接地 当频率较高（10MHz以上）时，应采取大面积的地线（也称“铺地”）。这时允许“多点接地”，这是因为接地面积充分大，内阻很低，事实上相当于一点接地，不易产生级与级之间的共阻耦合。 2.数字信号地线 数字信号地线是数字信号的零电平公共线。由于数

25、字信号处于脉冲工作状态，动态脉冲电流在接地阻抗上产生的压降往往成为微弱模拟信号的干扰源，为了避免数字信号对模拟信号的干扰，数字信号地线、模拟信号地线应分别设置为宜，否则数字信号会严重干扰模拟信号的测量结果。 数字电路与模拟电路的接地分开设置， 并在模拟地的最后一级连接在一起数字电路干扰模拟电路的接地改错上图错误地将数字面板表的电源负极（有较大的数字脉冲电流）与被测电压（易受干扰的模拟信号）的负极在数字面板表的接插件上用一根地线连接到印制电路板上，就会使数字面板表的示值跳动不止。如果将数字电路的地线与模拟电路的地线分开设置就能有效地消除这种干扰。请指出地线的错误之处，并改正之。 数字电路干扰模拟

26、电路的接地改错（续）错误接法正确接法各种地线的处理原则 一点接地原则 （低频电路） 就是把多个接地点用导线把他们汇集到一点，再从这点接地，可以有效克服地电位差的影响。 P195 6-26/27高频电路采用多点接地原则（10MHz以上），地线上因为电感增加了地线阻抗，当地线长度等于1/4波长的奇数倍，地线变为天线，向外辐射噪声,应就近接地。各种静电屏蔽自制的屏蔽罩通风屏蔽窗各种静电屏蔽开关电源采用带孔的屏蔽外壳，既可散热，又可防止电磁干扰外泄电磁屏蔽ieeN防止高频电磁场的影响，采用导电良好的金属材料作屏蔽层，利用高频电磁场在屏蔽金属内产生电涡流，由涡流产生的磁场抵消或减弱干扰磁场的作用。屏蔽层

27、接地同时起到静电屏蔽的作用。加屏蔽罩后的中频变压器屏蔽通信车屏蔽室干扰信号无法穿透钢板屏蔽室低频磁屏蔽 采用高导磁材料作屏蔽层，使低频干扰磁通限制在磁阻很小的磁屏蔽层内，防止其干扰作用；同时也防止外界干扰进入。 7.3.5地线干扰的抑制5) 电缆和接插件的屏蔽。 高电平线和低电平线不要走同一条电缆。不得已时，高电平线应单独组合和屏蔽。同时要仔细选择低电平线的位置。 高电平线和低电平线不要使用同一接插件。不得已时，要将高低电平端子分立两端，中间留接高低电平引地线的备用端子。 设备上进出电缆的屏蔽应保持完整。电缆和屏蔽线也要经插件连接。两条以上屏蔽电缆共用一个插件时，每条电缆的屏蔽层都要用一个单独

28、接线端子，以免电流在各屏蔽层 7.4智能仪器软件抗干扰技术7.4.1CPU抗干扰技术7.4.2输入/输出的抗干扰技术7.4.3系统的恢复 7.4.1CPU抗干扰技术1. 程序运行监视系统(WDT: watch dog timer)硬件主体：用于产生定时周期T的计数 器，其输出接CPU复位线，其定时清零由CPU控制。软件运行：正常情况下，程序启动WDT后，即以T的间隔将计数器清零一次，这样定时溢出就不会发生。在受到干扰的异常情况下，CPU时序混乱，不能周期性地将WDT清零。这样当WDT定时溢出时其输出就可使CPU复位，CPU可摆脱因一时干扰而陷入的瘫痪状态。软硬件结合的抗程序跑飞措施。硬件：55

29、5：多谐振荡器提供独立的时钟tc74LS93：16进制计数器微分电路：控制复位信号的宽度。软件运行：计数到第8tc时，输出复位信号。程序定时清WDT的周期Vw,输出为高。调整R1，R2可调整阈值VD1,VD2隔离后备电源与工作电源C增加CPU供电回路的时间常数。掉电发生时，C的能量提供给CPU使用，保证CPU有足够的时间运行保护程序掉电保护：掉电发生，电源电压下降，VrVw，比较器输出为低，发出掉电信息，CPU响应中断，进入掉电保护。恢复供电后：掉电保护现场的恢复判断是否发生掉电保护：区分正常关机和掉电关机正常关机（关机时必须给CPU一个信息）：软关机：通过按键通知系统关机，CPU完成断电并设

30、定正常关机标志-不必要恢复现场数据是否有效恢复现场：为保证恢复准确性，掉电保护时采取一些措施。如：内存允许的情况下，将被保护的数据正常存一块，取反后存一块。重新上电一，恢复取反的一块，再将二者比较，若不能通过，则认为数据不可靠。 3. 软件陷阱(用于汇编_)软件陷阱一条引导指令，强行将捕获的程序引向一个指定的地址，在那里有一段专门对出错程序进行处理的程序。多字节指令：可使混乱PC指针很有可能落在多字节指令的中间，进而执行更加不可知的指令。（2）单字节指令：可使混乱PC指针理顺，尽管此时不应该执行至这里，但混乱现象是以抵制软件陷阱程序段：如果程序段 入口标号为ERR，软件陷阱即为一条”LJMP ERR”指令NOPNOPLJMP ERR软件陷阱安排的地方（4种） (1) 程序中未使用的中断向量区当干扰使未使用的中断开放，并激活这些中断时，就会进一步引起混乱。(2) 未使用的大片EPROM空间智能仪器中使用的EPROM芯片一般都不会使用完其全部空间，对于剩余未编程的EPROM空间，一般都维持其原状，即其内容为0FFH。(3) 表格有两种表格，即数据表格和散转表格。(4) 程序区的“断裂处”程序区是由一串串的执行指令构成的，不能在这些指令串中间任意安排陷阱，否则会影响正常执行程序。 7.4.