数字电子技术基础试卷2综述

数字电子技术基础试卷2综述数字电子技术基础试卷2综述26/26数字电子技术基础试卷2综述2数字电子技术基础试卷(本科)及参照答案试卷一及其参照答案试卷一一、（20分）选择填空。从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。1．十进制数3.625的二进制数和8421BCD码分别为（）A．11.11和11.001B．11.101和0011.011000100101C．11.01和11.011000100101D．11.101和11.1012．以下几种说法中错误的选项是（）A．任何逻辑函数都可以用卡诺图表示。B．逻辑函数的卡诺图是唯一的。C．同一个卡诺图化简结果可能不是唯一的。D．卡诺图中1的个数和0的个数相同。3．和TTL电路对照，CMOS电路最突出的优点在于（）A．可靠性高B．抗搅乱能力强C．速度快D．功耗低4．为了把串行输入的数据变换为并行输出的数据，可以使用（）A．寄存器B．移位寄存器C．计数器D．储藏器5．单稳态触发器的输出脉冲的宽度取决于（）A．触发脉冲的宽度B．触发脉冲的幅度C．电路自己的电容、电阻的参数D．电源电压的数值6．为了提高多谐振荡器频率的牢固性，最有效的方法是（）A．提高电容、电阻的精度B．提高电源的牢固度C．采用石英晶体振荡器C．保持环境温度不变7．已知时钟脉冲频率为fcp，欲获得频率为0.2fcp的矩形波应采用（）A．五进制计数器B．五位二进制计数器C．单稳态触发器C．多谐振荡器8．在图1-8用555准时器组成的施密特触发电路中，它的回差电压等于（）A．5VB．2VC．4VD．3V+5VI

84655531）15+4V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。设触发器的初态为0。+5VBQA&=11JL2CBL1C1A1KC&1L3CAS0YWBS174HC151BCS2GD0D1D2D3D4D5D6D7A10图2三、（10分）如图3所示，为检测水箱的液位，在A、B、C、三个地方部署了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C间或A以上的异常状态时，仅黄Y灯亮；水面在C以下的危险状态时，仅红灯R亮。ABC图3四、（12分）逻辑电路如图4所示，试画出Q0、Q1、Q2的波形。设各触发器初态为0。Q01Q11JQ21J1J=C1C1C111K1K1K≥1CPFF0FF1FF2CP图4五、（12分）已知某同步时序逻辑电路的时序图如图5所示。1．列出电路的状态变换真值表，写出每个触发器的驱动方程和状态方程2．试用D触发器和与非门实现该时序逻辑电路，要求电路最简。画出逻辑电路图。CP123456789101112Q0Q1Q2图5六、（12分）用移位寄存器74194和逻辑门组成的电路如图6所示。设74194的初始状态Q3Q2Q1Q0=0001，试画出各输出端Q3、Q2、Q1、Q0和L的波形。&L1&1=11S0Q3Q2Q1Q0DSR0S174194CPCPDSLD3D2D1D0CR1CP12345678图6七、(10分)电路如图7所示，图中74HC153为4选1数据选择器。试问当MN为各种不相同输入时，电路分别是那几种不相同进制的计数器。Y0Y1Y2Y3Y4Y5Y6Y7D0L74HC138D174HC153D2E1E2E3A2A1A0D3S1S0E1CEPQ3Q2Q1Q0TCMNCET74LVC1611CPCPPED3D2D1D0CR图7八、(12分)由555准时器组成的脉冲电路及参数如图8a所示。已知vI的电压波形如图b所示。试对应vI画出图中vO1、vO2的波形；+5VR18451k847351k73vO2555vO1R255547k6（1）6（2）vI21525C10.01F0.01F0.01Fa）I4V05101520t/ms25(b)图8试卷一参照答案一、选择填空1．B；2．D；3．D；4．B；5．C；6．C；7．A；8．B二、L1、L2和L3的波形如图A2所示。图A2三、真值表如表A3所示，各逻辑函数的与非-与非表达式分别为RCYABCABCGAB逻辑图略。表A3ABCRYG000100001010010×××011001100×××101×××110×××111010四、驱动方程：J0=Q20，112⊙Q0，J22Q1+Q0K=1J=1K=Q=1K=波形图如图A4。图A4五、1．状态变换真值表如表A5所示。表A5激励方程：D2=Q1，D10，D0Q2Q1=Q状态方程：Q2n1Q1n，Q1n1Q0n，Q0n1Q2nQ1n状态图如图A5所示。Q2Q1101010Q0000001011111100110图A5电路具自启动能力2．电路图略。六、各输出端Q3、Q2、Q1、Q0和L的波形如图A6所示。CPQ0Q1Q2Q3L图A6七、MN=008进制计数器，MN=019进制计数器，MN=1014进制计数器，MN=1115进制计数器。八、对应vI画出图中vO1、vO2的波形如图A8所示。/V410/3V5/3t/ms0510152025O1Ot/msO2Ot/ms图A8数字电子技术基础试卷(本科)及参照答案试卷二及其参照答案试卷二一、（18分）选择填空题1.用卡诺图法化简函数F(ABCD)=m(0,2,3,4,6,11,12)+d得(8,9,10,13,14,15)最简与-或式________。A.C.

FBBCFDBC

FADBCD.FCDBA2.逻辑函数F1、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是。3=F1?F2．31+F2A．FBF=F2=F1?F3D．21+F3C．FF=FCAB00011110CAB00011110AB00011110111111C111100011111F1F2F3图1-23.八选一数据选择器74151组成的电路如图1-3所示，则输出函数为（）。A．LBACACBB．LBACACBC．LBACACBD．LBACACB01D0D1D2D3D4D5D6D7CS274HC151BS1AS0YEL图1-3n4.图1-4所示电路中，能完成Qn+1=Q逻辑功能的电路是（）01JQ1D1JQQC11JC1C101KQQ11KQQ01K

图1-4DBAC5.D/A变换电路如图1-5所示。电路的输出电压υ0等于（）A.4.5VB.-4.5VC.4.25VD.-8.25VVDDRFIOUT1–8VAD7533IOUT2O+D0D1D2D3D4D5D6D7D8D90000001001图1-5用1K×4位的DRAM设计4K×8位的储藏器的系统需要的芯片数和地址线的根数是（）A.16片，10根B.8片，10根C.8片，12根D.16片，12根某逻辑门的输入端A、B和输出端F的波形图1-7所示，F与A、B的逻辑关系是：与非；B.同或；C.异或；D.或。ABF图1-7二、（12分）逻辑电路如图2a、b、c所示。试对应图d所示输入波形，分别画出输出端L1、、L2和L3的波形。(设触发器的初态为0)A&C&QL21=11DBBC1≥1L1=1AC（a）(b)1A&1L3BENENA11&BCENC(c)图2(d)三、（12分）发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3a所示。试在图b中填写输出逻辑函数L的卡诺图（不用化简）。aSibFA&LCi1CICO&Ci–1

LcE&bY0dA0Y1aY2cA1Y3d(a)(b)图3四、（12分）用最少的与非门设计一个组合逻辑电路，实现以下逻辑功能：X1X000时YAB，X1X001时YAB；X1X010时YAB；X1X011时，输出为任意态。在图4中填写逻辑函数Y的卡诺图写出逻辑表达式画出逻辑电路YAX0X1B图4五、（15分）解析如图5所示时序逻辑电路。（设触发器的初态均为0）1．写出各触发器的时钟方程、驱动方程、状态方程；2．画出完满的状态图，判断电路可否具能自启动；3．画出在CP作用下的Q0、Q1及Q3的波形。Q01Q2Q&1J1J1J＞C1＞C1＞C11K1K1KCP1CP图5六、（15分）试用正边沿D触发器设计一个同步时序电路，其状态变换图如图6所示。1．列出状态表；2．写出各触发器的激励方程和输出方程；3．说明电路功能。0/00/01/000011/11/0

1/110110/00/0图6七、（16分）由555准时器、3-8线译码器74HC138和4位二进制加法器74HC161组成的时序信号产生电路如图7所示。试问555准时器组成的是什么功能电路？计算vo1输出信号的周期；试问74LVC161组成什么功能电路？列出其状态表；画出图中vo1、Q3、Q2、Q1、Q0及L的波形。L&Y0Y1Y2Y3Y4Y5Y6Y7R11kR21kC0.1μF

74HC138E1E2E3A2A1A0+5V1CETQ3Q2Q1Q084CEP74LVC1617vO1CP36555D3D2D1D025110110.01F

TC1PECR1图7试卷二参照答案一、选择填空1．C2．B3．C4．B5．B6．C7．B二、输出端L1、L2和L3的波形如图A2所示。图A2三、输出逻辑函数L的卡诺图如图A3所示。Lc11101101ba11111101d图A3四、1.逻辑函数Y的卡诺图如图A4所示。2．YX1X0AABAX0ABX1X0AABAX0AB，3.电路图略YA11010111X0××××X10101B图A4五、1．时钟方程：CP0CP2CPCP1Q0激励方程：J0Q2，K01；，1；J2QQ，K21J11K110状态方程：nnQ0ncp0，Q1n1nnQ0n1Q2Q0cp0Q1cp1Q1ncp1，Q2n1Q0nQ1nQ2cp2Q2ncp22．电路的状态图如图A5-2所示。电路拥有自启动功能。Q2Q1100Q0101000011110001010111图A5-23．波形图如图A5-3所示。CPQ0Q1Q2图A5-3六、1．电路状态表如表A6所示。表A6Q1nQ0nQ1n1Q0n1/ZX=0X=10000/001/00101/010/01010/000/11111/001/12．激励方程：D1nnnQ1nXQ1Q0nX，D0Q0nXQ1Q0XQ1nQ0n输出方程：ZQ1nX3．电路为可控三进制计数器七、1．555准时器组成多谐振荡器。TtpHtpL0.7(R1R2)C0.7R2C210μs2．74LVC161组成五进制计数器，电路状态表如表A7所示3．vo1、Q3、Q2、Q1、Q0及L的波形如图A7组成。o1表A7υQ3nQ2nQ1nQ0nQ3n1Q2n1Q1n+1Q0n1Q3111111110111100Q201111011100110111011110Q1100111011101111Q0101011011111011L图A7数字电子技术基础试卷(本科)及参照答案试卷三及其参照答案试卷三一、（16分）1．（12分）逻辑电路如图1-1a、b、c、d所示。试对应图e所示输入波形，分别画出输出端L1、L2、L3和L4的波形。（触发器的初态为0）A1A1TGL1

≥1≥1L2B1（a）

10kΩ≥1B1（b）BCC1A&1JQL41AC1CLEN1KR（c）1CBABC（e）C

(d)图1-12．（4分）用代数法化简：F1ABCABCABCF2(AC)B(ACDACD)二、（10分）已知逻辑函数：F1(A,B,C,D)ABACABDABCDF2(A,B,C,D)ABCDACDBCBCDFF2F1画出逻辑函数F1、F2和F的卡诺图；用最少的与非门实现逻辑函数F，画出逻辑图。三、（8分）解析图3所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。A&BC≥11L1&=1=1L2图3四、（12分）用数据选择器组成的多功能组合逻辑电路如图4所示。图中1、G0为功能选择输入信号，X、Z为输入逻辑变量，F为输出逻辑函数。解析G4中。该电路在不相同的选择信号时，可获得哪几种逻辑功能，请将结果填入表Z101D0D1D2D3D4D5D6D7G1S274HC151G0S1S0EYF图4表4G1G0F功能五、（12分）设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。1．用或非门实现。2．用3线-8线译码器74HC138和逻辑门实现。（0可被任何数整除，要求有设计过程，最后画出电路图）六、（14分）解析如图6所示时序逻辑电路1．写出各触发器的激励方程、输出方程2．写出各触发器的状态方程3．列出电路的状态表并画出状态图4．说明电路的逻辑功能。图6七、（16分）用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时，电路状态不变；当X=1时，在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z，当产生借位时Z为1，其他情况Z为0。八、（12分）时序信号产生电路如图8所示，CP为1kHz正方波。1．说明74161和非门组成电路的逻辑功能；O1、υO2的电压波形。2．对应CP输入波形，画出电路中υ3．计算υO2的输出脉宽tW；O2的频率与CP的频率比是多少？4．试问υ数据输入，使3210，试问O2与CP的频率比．如改变74161DD5DD=1000υ又是多少？VCCR2110kΩRd847vO251kΩ3655510011Cd25500pF1C20.01μFCRD0D1D2D310.01F1CTCET1CEP74HC161vO1CP＞CPQ0Q1Q2Q3PECP123456789图8试卷三参照答案一、1．各电路输出端的波形如图A1所示。ABCL1L2L3高阻L4图A12．F11，F2ACACBD二、逻辑函数F1、F2和F的卡诺图如图A2所示。图A2化简并变换逻辑函数F得FCDABDABCCDABDABC逻辑图略三、L1ABABCABC，L2ABC真值表如表A3所示。电路实现全加器功能。表A3ABCL1L20000000110010100110110010101011100111111四、解析电路可得G1、G0为不相同取值时的逻辑功能如表A4所示。表A4G1G0F功能00F=X+Z或逻辑10F=XZ与逻辑10FXZXZ异或逻辑11FXZXZ同或逻辑五、1．真值表略，用卡诺图化简得最简的或非表达式为LAB或非门实现的电路图如图A5-1所示2．变换函数L的表达式得LABCBACBAY0Y4用74HC138实现的电路如图A5-2所示。AA0Y0&Y174HC13BA1Y2CA2Y3Y4A≥1LY5Y6BE3E2E1Y7100图5-1图5-2六、1．激励方程：D1Q1nD2Q2n(Q1nA)YAQ1nQ2nnn输出方程：AQ1Q2Q1n1nQ2n1Q2n(Q1nA)2．状态方程：Q13．状态表如表A6所示。状态图如图A6所示。Q2Q1A/Y0/0表A6Q1n1Q0n1/Y0001nnQ1Q0A=0A=11/00/11/10001/011/01/00110/000/01/11011/001/011101100/110/10/0

L0/0图A64．电路为可逆计数器。A=0时为加法器；A=1时为减法器；Y端为加法器的进位输出端和减法器的借位输出端。七、状态图如图A7所示。状态表如表A7所示。X/YQ1Q00/01/0010/0001/11/00/011100/01/0图A7表A7Q2nQ1nQn1Qn1/ZX=021X=10000/111/10101/000/01010/001/01111/010/0激励方程为：J1XQ0nJ0XK1Q0nXK0X输出方程为：ZQ1nQ0nX逻辑图及自启动检查略。八、1．74HC161和非门组成四进制计数器2．υO1和υO2的波形如图A8所示。CPυo1υo2图A83．υO2的输出脉宽tW≈1.1RC=1.2ms4．v02的频率为CP频率的四分之一5．当=D3D2D1D0=1000时，v02的频率为CP频率的八分之一数字电子技术基础试卷(本科)及参照答案试卷四及其参照答案试卷四一、选择，填空题（

16分）1．卡诺图如图

1-1所示，电路描述的逻辑表达式

F=

。A．BD

AD

CDB．AB

BC

ACC．BC+AD+BDD．ABCDABFC0010111101B××A1111D图1-12．在以下逻辑部件中，不属于组合逻辑部件的是。A．译码器B．编码器C．全加器D．寄存器3．八路数据选择器，其地址输入端（选择控制端）有个。A．8个B．2个C．3个D．4个4．为将D触发器变换为T触发器，图9.4.2所示电路的虚线框内应是。A．或非门B．与非门C．异或门D．同或门TDQCP图1-25．一位十进制计数器最少需要个触发器。A．3B．4C．5D．106．有一A/D变换器，其输入和输出有理想的线性关系。当分别输入0V和5V电压时，输出的数字量为00H和FFH，可求适合输入2V电压时，电路输出的数字量为A．80HB．67HC．66HD．5FH7．容量是512K×8的储藏器共有A．512根地址线，8根数据线B．19根地址线，8根数据线C．17根地址线，8根数据线D．8根地址线，19根数据线。8．在双积分A/D变换器中，输入电压在取样时间T1内的平均值VI与参照电压VREF应满足的条件是________。A．|VI||VREF|B．|VI||VREF|C．|VI|=|VREF|D．无任何要求二、（12分）电路及其输入信号A.B.C的波形分别如图2所示。试画出各的输出波形。（设触发器初态为0）+VCCAA1R&A&L3CEN=1BBL2L1=B1C&CCEN1JQAAC1BB11KC图2三、（12分）由可编程逻辑阵列组成的组合逻辑电路如图3所示。1．写出L1、L2的逻辑函数表达式；2．列出输入输出的真值表；3．说明电路的逻辑功能。A(MSB)BL1C(LSB)L2图3四、(12分)某组合逻辑电路的输入、输出信号的波形如图4所示。1．写出电路的逻辑函数表达式；2．用卡诺图化简逻辑函数；3．用8选1数据选择器74HC151实现该逻辑函数。输入LSB）ABCMSB）D输出Z图4五、（16分）解析如图5a所示时序逻辑电路。（设触发器的初态均为0）1．写出驱动方程、输出方程；2．列出状态表；3．对应图b所示输入波形，画出Q0、Q1及输出Z的波形。≥1ZX1&1JQ0&1JQ1CP＞C1＞C1CPQ0Q1&1K&1KFF0FF1X(a)图5（b）六、（16分）试用负边沿D触发器设计一同步时序逻辑电路，其状态图如图6所示。1．列出状态表；2．写出激励方程和输出方程；3．画出逻辑电路。X/ZQ1Q01/10/100011/11/00/10/11/1110/110图6七、（16分）波形产生电路如图7所示。1．试问555准时器组成的是什么功能电路？计算o1输出信号的周期和占空v比；2．试问74LVC161组成的是什么功能电路？列出其状态表；3．画出输出电压o的波形，并标出波形图上各点的电压值。v4．计算vo周期。+10V8VVREFVDDRFIOUT1-voAD7533IOUT2+D9D8