数字电子电路练习题综述

数字电子电路复习练习题综述数字电子电路复习练习题综述11/11数字电子电路复习练习题综述数字电子电路复习练习题一、填空题1．半导体拥有三种特点，即：热敏性、光敏性和_________性。2．集电极反向饱和电流ICBO是指发射极_________时，集电极与基极之间加反向电压时测得的集电极电流，优异的三极管该值较_________。3．逻辑函数的反演规则指出，对于任意一个函数F，若是将式中所有的_________互换，_________互换，_________互换，就获取F的反函数F。4．格雷码又称________码，其特点是任意两个相邻的代码中有_______位二进制数位不同。5．从TTL反相器的输入伏安特点可以知道两个重要参数，它们是____________和____________。6．输出n位代码的二进制编码器，一般有__________个输入信号端。7．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。8．时序电路除了包括组合电路外，还必定包括拥有记忆功能的_________电路。因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必定引进_________变量。9．要使触发器实现异步复位功能（Qn+1=0），应使异步控制信号（低电平有效）RD=___________，SD=___________。10．JK触发器当J=K=________时，触发器Qn+1=Qn。11．n位二进制加法计数器有_________个状态，最大计数值为_________。12．用555准时器组成的单稳态触发器，若充放电回路中的电阻、电容分别用R、C表示，则该单稳态触发器形成的脉冲宽度tw____________。13．施密特触发器拥有两个_________状态，当输出发生正跳变和负跳变时所对应的_________电压是不同样的。14．组成ROM电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的______________控制，二是提高带负载能力。15．当RAM的字数够用、位数不够用时，应扩展位数。其方法是将各片RAM的____________端、R/W端和CS端并联起来即可。二、选择题1．与晶体三极管组成的电路对照，MOS管组成电路的主要特点是_________。a．电流控制；b．输入电阻高；c．带负载能力强12．以下数码均代表十进制数6，其中按余3码编码的是_________。a．0110；b．1100；c．10013．已知逻辑函数Y=AB+AB+AB，则Y的最简与或表达式为____________。a．A；b．A+AB；c．A+B；d．A+B4．TTL与非门扇出系数的大小反响了与非门___________能力的大小。a．抗搅乱；b．带负载；c．工作速度5．若是采用负逻辑解析，正或门即____________。a．负与门；b．负或门；c．或门6．七段显示译码器，当译码器七个输出端状态为abcdefg=0011111时（高点平有效），译码器输入状态（8421BCD码）应为____________。a．0011；b．0110；c．0101；d．01007．一个8选1数据选择器，其地址输入端（选择控制输入端）的个数应是_________个。a．2；b．3；c．4；d．88．要实现输入为多位、输出为多位的功能，应采用中规模集成___________组件。a．编码器；b．译码器；c．数据选择器；d．数值比较器9．对于J-K触发器，若J=K，则可完成_________触发器的逻辑功能。a．R-S；b．D；c．T；d．J-K10．3个移位寄存器组成的扭环形计数器，最多能形成____________个状态的有效循环。a．3；b．4；c．6；d．811．555准时器输入端UI1端（管脚6）、UI2端（管脚2）的电均分别大于2UDD和13_________。UDD时（复位端RD=1），准时器的输出状态是3a．0；b．1；c．原状态12．555准时器组成的单稳态触发器的触发电压ui应____________UDD。a．大于；b．小于；c．等于；d．任意13．只读储藏器ROM的功能是____________。a．只能读出储藏器的内容且断电后仍保持；b．只能将信息写入储藏器；c．可以随机读出或写入信息；d．只能读出储藏器的内容且断电后信息全扔掉14．用_________片1k4的ROM可以扩展实现8k4ROM的功能。2a．4；b．8；c．16；d．32三、简述题。1．最小项的性质。2．组合电路产生竞争冒险的原因及常用的除掉竞争冒险的方法。3．用中规模集成计数器组成任意进制计数器的三种方法及各自的原理。四、解析、设计、化简题4．1将以下逻辑函数化简成最简与或表达式。1）Y1=ABC+AB+AD+C+BD（用公式法）（2）Y2=ABC+ABD+ABC+ACD（BC+BD=0）（3）Y3（A，B，C，D）=m（2，3，7，8，11，14）+d（0，5，10，15）4．2TTL电路如图4．2(a)所示，写出输出Y的逻辑表达式，试依照图（b）的波形画出输出Y的波形。（a）（b）图4．24．3试用以下几种组件分别实现逻辑函数F=AB+AC+BC（1）四选一数据选择器（四选一数据选择器的逻辑功能见式4.3.1）；（2）3线－8线译码器T4138（逻辑功能见式）；数据选择器和译码器的外面引线排列表示图分别见图和图，T4138选通时，S1＝1，S2＝S3＝0。Y=（D10A2A1+D11A2A1+D12A2A1+D13A2A1）S（式4.3.1）（式4.3.2）图图4．4解析图电路，2线—4线译码器的功能表达式见式。31）写出输出F的表达式；2）填表；3）说明图4.4电路的功能。Y0=A1A0，Y1=A1A0，Y2=A1A0，Y3=A1A0（式4．4）表1A0FA00011011图4．5两片3线－8线译码器连成的电路如图4.5所示。3线－8线译码器T4138逻辑功能表达式见式，正常工作时S1＝1，S2＝S3＝0。解析电路，填写真值表（见表），说明电路功能。图（式）表输入输出输入输出D3D2D1D0Y0Y1Y2Y3Y4Y5Y6Y7D3D2D1D0Y8Y9Y10Y11Y12Y13Y14Y150000100040010010100100110111001001011011101101111114．6电路如图4.6所示，图中~均为2线—4线译码器。1．欲分别使译码器~处于工作状态，对应的C、）；D应输入何种状态（填表2．试解析当译码器、1013的状态（填表）；工作时，请对应AB的状态写出Y~Y3．说明图4.6电路的逻辑功能。2线—4线译码器的功能见式，工作时S=0。（式4.6）图表表处于工作状态CD应输入的状态ABY10Y11Y12Y13的译码器CD5000110114．7触发器电路如图4.7(a)所示，写出触发器输出端Q的表达式并依照图(b)给定的波形，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。（a）（b）图4．8触发器电路如图4.8(a)所示，写出触发器输出Q的表达式并依照图(b)给定的波形，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。a）(b)图4．9触发器电路如图4.9(a)所示，写出触发器输出端Q的表达式并依照图(b)给定的波形，对应画出各输出端Q的波形。设各触发器的初始状态均为“0”。6(a)（b）图4．10十进制计数器T4160组成的计数器电路如图4.10所示。T4160的功能见表4.10。1）解析该电路是几进制计数器，画出状态变换图；2）若改用复位法，电路该如何连接，画出连线图。表CPRDLDS1S2工作状态0清零10预置数1101保持(包括C)110保持(C＝0)1111计数图4．11电路如图4.11所示。3线-8线译码器的功能表达式拜会式4．5，十进制计数器的功能拜会表4．10。（1）说明虚线框内的电路为几进制计数器，画出状态变换图；（2）说明整个电路实现什么功能。7图4．12由4位同步二进制计数器T4161组成的电路如图，T4161的功能拜会表10。试求：1）当预置数输入端D3D2D1D0分别为0011和0101时，计数器的计数进制各为多少？2）画出两种情况下的状态变换图。图4．13解析图计数器电路的功能，分别写出M=1和M=0时LD的表达式，说明当M=1和M=0时电路的进制。T4161为四位二进制加法计数器，其功能拜会表。图84．14试用四位二进制加法计数器T4161芯片组成十三进制加法计数器，其状态变换图见图（a），T4161的外面引线排列见图（b）、功能拜会表。（a）（b）图4．15电路如图4.15所示。解析电路，说明它是几进制加（减）法计数器，画出状态变换图。若是要使电路实现相应的逆运算，电路应如何连接，画出电路连接图。T4191是四位同步可逆计数器，其功能见表4.15所示。表SLDMCP工作状态010加法计数011减法计数0预置数11图保持4．16555准时器见图（a）所示。1）试用图（a）所示的555准时器组成一个施密特触发器，画出连线图；2）定性画出该施密特触发器的电压传输特点；（3）若电源电压Ucc=6V，输入电压为图（b）所示的三角波，对应画出输出uo的波形。9（a）（b）图4．17试用图4.17的ROM设计一个全加器，全加器的真值表见表，写出输出F1F0的表达式，并在其输出交织点上标出连接状态图。图表A2A1