数电三章-组合逻辑电路(与“电路”有关文档共24张)

相关知识回顾：逻辑运算逻辑门与或非异或同或非门与门或门与非门或非门异或门同或门本章任务：1.组合逻辑电路的分析与设计2.常用组合逻辑模块的使用由逻辑门组成第三章组合逻辑电路第1页，共24页。(2)学习常用中规模集成模块(3)了解电路中的竞争和冒险现象本章重点(1)掌握分析和设计组合电路的基本方法加法器比较器译码器编码器选择器分配器本章基本内容(1)电路分析与设计经典的方法(2)常用组合逻辑模块的灵活应用第2页，共24页。

组合电路的分析

组合电路的设计第一节组合电路的分析和设计组合电路第3页，共24页。一、组合电路输入：逻辑关系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)特点：电路由逻辑门构成；输出无反馈到输入的回路；输出与电路原来状态无关。输出：X1、X2、…、XnF1、F2、…、FmX1X2Xn…组合网络组合电路方框图F1F2Fm…不含记忆元件；第4页，共24页。二、组合电路的分析分析已知逻辑电路，总结其功能步骤：输出函数表达式描述电路功能已知组合电路真值表第5页，共24页。ABCF00000010010001111000101111011111真值表

因此该电路为少数服从多数电路，称表决电路。解：（1）由电路图得逻辑表达式（2）由逻辑表达式得真值表（3）功能分析：多数输入变量为1，输出F为1；多数输入变量为0，输出F为0。例1：试分析右图所示逻辑电路的功能。&&&&ABCF第6页，共24页。解：（1）由电路图得表达式（2）列出真值表例2：试分析下图所示逻辑电路的功能。=1G2B2=1G1B1=1G0B0G3B3第7页，共24页。B3B2B1B0

G3G2G1G00000 0000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000自然二进制码格雷码（2）列出真值表（1）由电路图得表达式

本电路是自然二进制码至格雷码的转换电路。（3）分析功能第8页，共24页。注意：利用此式时对码位序号大于（n-1）的位应按0处理，如本例码位的最大序号i=3，故B4应为0，才能得到正确的结果。

推广到一般，将n位自然二进制码转换成n位格雷码：Gi=Bi⊕Bi+1

（i=0、1、2、…、n-1）自然二进制码至格雷码的转换B4第9页，共24页。(1)写出逻辑式例：分析下图的逻辑功能.A

B.Y=ABAB

.A•B化简&&11.BAY&A

B

=AB+AB第10页，共24页。(2)列逻辑状态表Y=AB+AB(3)分析逻辑功能

输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”)

,可用于判断各输入端的状态是否相同。=AB逻辑式

=1ABY逻辑符号=ABABY001100100111第11页，共24页。输出函数表达式描述电路功能已知组合电路简化函数真值表三、组合电路的设计步骤：设计：根据要求设计出实际逻辑电路形式变换根据设计所用芯片要求选择所需门电路根据设计要求分析题意，将设计要求转化为逻辑关系，这一步为设计组合逻辑电路的关键确定输入、输出、列出真值表写出表达式并简化画逻辑电路图分析：分析已知逻辑电路，总结其功能第12页，共24页。例3：半加器的设计（1）半加器真值表（2）输出函数（3）逻辑图

输入输出被加数A

加数B

和S

进位C0000011010101101（4）逻辑符号&ABC=1S∑COSCAB半加器逻辑符号

由表达式知，若无特别要求，用一个异或门和一个与门即可实现半加器电路。电路图为：分析：半加器是将两个一位二进制数相加求和及向高位进位的电路。因此，有两个输入（加数与被加数）及两个输出（和与进位）。

设被加数和加数分别为A和B，和与进位分别为S、C，真值表为：第13页，共24页。AiBiCiSiCi+1输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”),可用于判断各输入端的状态是否相同。如果一个车间开工，只需G2运行即可满足要求；(1)根据逻辑要求列状态表或门、非门和与非门实现之设计：根据要求设计出实际逻辑电路组合逻辑电路的分析与设计0110010100110设计：根据要求设计出实际逻辑电路逻辑关系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)设被加数和加数分别为A和B，和与进位分别为S、C，真值表为：将用“异或”门实现的半加器改为用“与非”门实现函数表达式变换形式：用“与非”门实现半加器逻辑图如图所示：&ABC&S&&&第14页，共24页。

全加器是实现例4：全加器的设计。全加器逻辑符号全加器真值表

输入输出

Ai

Bi

Ci

Si

Ci+10000000110010100110110010101011100111111一位二进制数一位二进制数低位来的进位相加和高位进位∑COSiCi+1CiBiCIAi第15页，共24页。11111逻辑要求：如果一个车间开工，只需G2运行即可满足要求；，G均代表一位二进制数。设计：根据要求设计出实际逻辑电路逻辑关系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)8421码余三码输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”),可用于判断各输入端的状态是否相同。101011111101(1)电路分析与设计经典的方法000000011000000011010001101101B3B2B1B0G3G2G1G0G1的容量是G2的两倍。例5：试将8421BCD码转换成余三BCD码。8421码余三码

B3

B2

B1

B0

E3

E2

E1

E0000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100101010☓

☓

☓

☓111011☓

☓

☓

☓121100☓

☓

☓

☓131101☓

☓

☓

☓141110☓

☓

☓

☓151111☓

☓

☓

☓（2）卡诺图（1）真值表B3B2B1B000011110000111100011☓☓1☓01☓☓00☓1E3B3B2B1B000011110000111100000☓☓0☓11☓☓11☓1E0B3B2B1B000011110000111100101☓☓0☓00☓☓11☓1E1B3B2B1B000011110000111101100☓☓1☓10☓☓01☓0E2第16页，共24页。（3）表达式（2）卡诺图B3B2B1B000011110000111100011☓☓1☓01☓☓00☓1E3B3B2B1B000011110000111100000☓☓0☓11☓☓11☓1E0B3B2B1B000011110000111100101☓☓0☓00☓☓11☓1E1B3B2B1B000011110000111101100☓☓1☓10☓☓01☓0E2第17页，共24页。（4）电路图（3）表达式8421BCD码B3B2B1B08421BCD码转换成余3BCD码的逻辑电路余3码E1E0E2E3&&111&&&&&1&&&第18页，共24页。例:

某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。

设：A、B、C分别表示三个车间的开工状态：

开工为“1”，不开工为“0”；

G1和

G2运行为“1”，不运行为“0”。(1)根据逻辑要求列状态表

首先假设逻辑变量、逻辑函数取“0”、“1”的含义。第19页，共24页。

逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。开工“1”不开工“0”运行“1”不运行“0”(1)根据逻辑要求列状态表0111001