《数字电子技术期末复习》

1.分析下图所示组合逻辑电路解：（1），，，，(2)根据逻辑电路图写出输出函数表达式：化简输出函数表达式(3)列出真值表：(4)功能评述该电路具有检查输入信号取值是否一致的逻辑功能，一旦输出为1，则表明输入不一致。通常称该电路为“不一致电路”。分析可知，该电路的设计方案不是最简的。根据简化函数表达式，可画出实现给定功能的简化逻辑电路图。2.分析下图所示逻辑电路解：写出输出函数表达式用代数法化简输出函数如下：列出真值表由真值表可以看出，若将A、B分别作为一位二进制数，则S是A、B相加的“和”，而C是相加产生的“进位”。该电路称作“半加器”，它能实现两个一位二进制数加法运算。3.分析下图所示组合逻辑电路，假定电路输入ABCD为8421码，说明该电路功能。解：写出该电路输出函数表达式列出真值表功能：8421码转换成余3码！4.请用与非门设计一个四人无弃权表决电路。多数赞成则天通过。请根据设计步骤给出逻辑电路图，并选用74系列的与非门实现（参考：74LS00），给出逻辑图对应逻辑门的引脚判断。说明用几个与非门实现该电路74LS00芯片资料如下：5.已知：，用适当的译码器和适当的逻辑门实现该电路功能。6.用数据选择器（MUX）实现逻辑函数F(A,B,C)=∑m(3,4,5,7)用两种方法实现7.用4路数据选择器74LS153实现4变量逻辑函数F(A,B,C,D)=∑m(0,2,3,7,8,9,10,13)的功能解用4路选择器实现该函数时，应从函数的4个变量中选出2个作为MUX的选择控制变量。原则上讲，这种选择是任意的，但选择合适时可使设计简化。1选用变量A和B作为选择控制变量2选用变量C和D作为选择控制变量可见，用n个选择控制变量的MUX实现n+2个以上变量的函数时，MUX的数据输入函数Di一般是2个或2个以上变量的函数。函数Di的复杂程度与选择控制变量的确定相关，只有通过对各种方案的比较，才能从中得到最简单而且经济的方案。8.用4位二进制并行加法器设计一个4位二进制并行加/减法器解：根据问题要求，设减法采用补码运算，并令A=a4a3a2a1-----为被加数(或被减数)；B=b4b3b2b1-----为加数(或减数)；S=s4s3s2s1-----为和数(或差数)；M-----为功能选择变量。当M=0时，执行A+B；当M=1时，执行A-B；由运算法则可归纳出电路功能为：当M=0时，执行a4a3a2a1+b4b3b2b1+0(A+B)当M=1时，执行a4a3a2a1++1(A-B)分析结果表明，可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能。具体实现：将4位二进制数a4a3a2a1直接加到并行加法器的A4A3A2A1输入端，4位二进制数b4b3b2b1分别和M异或后加到并行加法器的B4B3B2B1输入端。并将M同时加到并行加法器的C0端。实现给定功能的逻辑电路图如右图所示：9.写出与非门组成的触发器的次态方程，并根据已给波形画出输出Q的波形；（设初始状态为1）解：10.说明由RS触发器组成的防抖动电路工作原理，画出对应输入波形和输出波形；解：工作原理见课本P143；波形见右图11.写出下图所示触发器的次态方程，指出CP脉冲到来时，触发器置1的条件；解：12.分析下列时序逻辑电路解：该电路有一个输入x和一个输出Z。输出Z与输入x及电路状态均有直接联系，因此属于Mealy型。1．写出输出函数和激励函数的表达式2.列出电路次态真值表根据激励函数表达式和D触发器的功能表，可作出该电路的次态真值表如下表所示次态真值表输入现态y2y100激励函数D2D100次态x000000111011011000110100000010101100000010101（2）D触发器功能表DQn+1功能说明置00101置13.作出状态表和状态图根据输出函数表达式和次态真值表，可作出该电路的状态表和状态图如下。现态y2y1次态/输出(y2n+1y1n+1/Z）X=000X=100/010/000/000/001/001/001/101/00110114.说明电路的逻辑功能设电路初始状态为“00”，输入x为脉冲信号，其输入序列为010110100。根据状态图可作出电路的状态响应序列和输出响应序列如下:由输入、输出序列可以看出，一旦输入x出现信号“101”，输出Z便产生一个相应的1，其他情况下输出Z为0。因此，该电路是一个“101”序列检测器。13.试用代数法分析下图所示同步时序逻辑电路的逻辑功能解电路由一个J-K触发器和四个逻辑门构成，电路有两个输入端x1和x2，一个输出端Z。输出Z与输入和状态均有直接联系，属于Mealy型电路。1．写出输出函数和激励函数表达式：2．把激励函数表达式代入触发器的次态方程，得到电路的次态方程组，该电路的存储电路只有一个触发器，因此，电路只有一个次态方程。3．作出状态表和状态图根据次态方程和输出函数表达式，可以作出该电路的状态表和状态图如下。状态表现态次态/输出（yn+1/Z）yx1x2=00x1x2=010/0x1x2=11x1x2=10010/11/01/01/10/11/00/14．画出时间图，并说明电路的逻辑功能设电路初态为“0”，输入x1为00110110，输入x2为01011100，根据状态图可作出电路的输出和状态响应序列如下:根据状态响应序列可作出时间图如上右图所示：电路实现了串行加法器的功能。x1为被加数，x2为加数，按照先低位后高位的顺序串行地输入。每位相加产生的进位由触发器保存下来参加下一位相加，输出Z从低位到高位串行输出“和”。时间图给出了x1=01101100,x2=00111010相加得到“和”Z=10100110的过程。状态y=11110000是由低位到高位依次产生的进位信号。14.计一个模5可逆计数器，该电路有一个输入x和一个输出Z。输入x为加、减控制信号。当x=0时，计数器在时钟脉冲作用下进行加1计数；当x=1时，计数器在时钟脉冲作用下进行减1计数。输出Z为进位或借位信号。试建立该计数器的Mealy型原始状态图和状态表解：该问题已指定电路模型为Mealy型，且输入和状态、输出之间的关系也非常清楚，所以状态图的建立很容易。假设模5计数器的5个状态分别用0、1、2、3、4表示，其中0为初始状态。根据题意可作出原始状态图和原始状态表如下。15.某序列检测器有一个输入端x和一个输出端Z。输入端x输入一串随机的二进制代码，当输入序列中出现“011”时，输出Z产生一个1输出，平时Z输出0。典型输入、输出序列如下。输入x:101011100110输出Z:000001000010试作出该序列检测器的原始状态图和原始状态表。解1.假定用Mealy型同步时序逻辑电路实现该序列检测器的逻辑功能。设:状态A------电路的初始状态；状态B------表示收到了序列“011”中的第一个信号“0”；状态C------表示收到了序列“011”中的前面两位“01”；状态D------表示收到了序列“011”。状态表现态次态/输出x=0x=1ABCDB/0B/0B/0B/0A/0C/0D/1A/0该序列检测器Mealy型状态图的构造过程如下。相应的原始状态表如右下表所示从上述过程可知，一个序列检测器所需要的状态数与要识别的序列长度相关，序列越长，需要记忆的代码位数越多，状态数也就越多。2．假定用Moore型同步时序逻辑电路实现该序列检测器的逻辑功能.由于电路输出完全取决于状态，而与输入无直接联系。在作状态图时，应将输出标记在代表各状态的圆圈内。设电路初始状态为A，并用状态B、C、D分别表示收到了输入x送来的0、01、011。显然，根据题意，仅当处于状态D时电路输出为1，其他状态下输出均为0。现态次态/输出输出x=0x=1ABCDBBBBACDA0001构造Moore型原始状态图的过程如下：5.用J-K触发器作为存储元件，设计一个序列检测器。该电路从输入x接收随机输入信号，当出现“1001”序列时，在输出Z产生一个1信号。典型输入、输出序列如下：输入x：11001001110输出Z：00001001000（允许重叠）解①作出原始状态图和状态表假定采用Mealy型电路实现给定功能，并设初始状态为A，可作出原始状态图。现态x=0A次态/输出x=1A/0B/0B/0B/0E/1B/0BC/0CD/0DA/0EC/0②状态化简观察状态表可知，状态B和E等效，故可将现态x=0A次态/输出x=1A/0C/0D/0A/0B/0B/0B/0E/1BCD其合并为状态B，得到简化后的状态表。③状态编码假定状态变量用y2、y1表示，参照相邻编码法则，令y2y1取值00、01、11、10分别表示状态A、B、C、D。可得到相应的二进制状态表。现态次态/输出x=0x=1ABCA/0C/0D/0B/0B/0B/0现态y2y1x=000次态y2n+1y1n+1/输出Zx=100/011/010/000/001/00101/001/001/11110④确定触发器数目和类型并求出激励函数和输出函数最简表达式由问题要求和二进制状态表可知，电路中