重大计算机硬件技术基础课件-第二章介绍80x86微处理器体系结构、工作方式引脚功能及

第二章 系列微处理㈠教学目介绍80x86微处理器的体系结构、工作方式、引脚功能㈡通过本章的 掌握 80x86系列微处理结构的特点，工作方式及方式转换，常用引脚功能的特点㈢讲授内第二章 系列微处理第一节 第二节80486微处理器的体系结构第三节Pentium微处理器的体系结构第一节 一、8086／80888086是标准16位微处理器，内外数据总线都为16位；8088是16位微处理器 数据总线为16位，外部数据总线为8位。／8088除了外部数据总线位数以及与此相关的部分逻辑稍有不同外， 这两个概念在以后升级的IN系列微处理器中一直被沿用和发展。正是这两个概念的引入，使8086／8088与原来的8位微处理器相比，在运行速度、处理能力和对空间等性能方面有很大提高。执行单元由通用寄存器、运算数据寄存器、算术逻辑单元（ALU）及EU控制取出指令代码，经译码，发出相应的控制信号；数据在ALU中进行运算；总线接口单元由段寄存器（CS、DS、SS、ES）、指令指针寄存器（IP）、 存器、指令队列、地址加法器及总线控制电路组成。它的主要作用是负责执行所有的“外部总线”操作，即当EU从指令队列中取走指令时，BIU即从内存中取出后续的指令代码放入队列中；当EU需要数据时，oo段寄存器CS、DS、ES、oo

012F

构成段寄存器为8086/8088采用器分段管理提供了主要的硬件支持。8086/8088可寻址的器空间为1MB。通过分段管理，把1MB的物理空间分成若干逻辑段，每段最大为64KB。段的起始单元地址叫址器的分段方式不是唯一的，各段之间可以连续、分离、部分和完全。这主要取决于对各个段寄存器的预置内容。一个具体的单 器分段管理后， IP令指针寄存指令的物理地址 址×16＋偏移 例如：CS=2530H，IP=4200H，则目标指令的存放地址为2530H×16＋4200H=25300H＋4200H20位地址加法指令队进行，从而形成了两级指令流水线结构，减少了CPU为取指令而须等待的时间，提高了CPU的利用率，加快了整机运行速度，也降低了 80286是一种增强微处理器型标准16位微处理器。与8086/8088相①有执行单元（EU）、总线单元（BU）、指令单元（IU）和地址单元（AU）4个独立的部分并行操作，可实现4级流水线作业，使数②地址总线与数据总线完全分开使③空间有两种工作方式：实地址方式和保护虚拟地址方式（保护 器的最低1MB。保护方④在保护方式下，4个段寄存器装入的不再是址，而是指向段描述实地址方式（又称8086方式器的逻辑地址 保护虚拟地址方式（保护方式

段寄存必须的任务转换功能、虚拟器管理功能和多种保护功能，不仅运算器的逻辑地址由段描述符和段内偏移量组成段寄存器段描述符 80286述每个描述符占8个字节。其 址占24位，段界限占16位 段描述符表80286系80286系 局部描述符表 用于管理局部地址空间段选择

请 选局部描述符由全局描述符表寄存 给目标描述符位置由全局描述符表寄存 给全局描述符表寄存器给出全局描述符表 址和界限

D1D1

描述符索引 GDT（或⁝查⁝段寄存

描述符索引

D1⁝段边⁝段边地⁝

GDT（或

单元的物理地 地址+偏移例：某段选择符 0000000000110000设全局描述符表 址为100000H，局部描述符表 址000000H则应

取描述符（8字节 80386/80486是针对多用户和多任务的应用而推出的32位微处理 寄存器数量明显增加，它具有全32位数据处理能力，还可以进64位的数据运算②片内 管理部件可实现段页式 管理，比80286可提供更大的虚 ③比80286新增了一种保护模式下的工作方式，即虚拟8086方式④80486增加到6级指令流水⑤提供了32位外部总线接口，最大数据传输速率显著提⑥运算速度大大加四、PentiumPentium是一种高性能的32位微处理器，它对80486作了下列重的改进①采 量体系结构，内含两条指令流水线②内置的浮点运算部件采用超流水线技③增加了分支指 ④⑤采用64位外部数据总线⑥引入了大型计算机中采用的 错误检测、功能冗余校验和错误报 ⑦进行 的可测性设计⑧提供了独特的性能监察功能，以利于软、硬件产品的优化和升⑨提供了灵活 器页面管理功能第二 80486是32位高性能处理器，它以提高性能和面向多处理器系统结构①80486采用的是单倍的时钟频率，即在80486CPU的CLK端输入的外 包含有8K字节的指令/数据合用型高速缓存 包含了相当于增强型80387功能的浮点协处理④对使用频率较高的基本指令，由原来的微代码控制改为硬件逻辑直接⑤采用了突发式总线传输方 数据总线的宽度有32位、64位等多种，并分别用于不同单元之⑦对某 寄存器中部分位的内容进行了变动和增加面向多处理器结构，在总线接口部件上增加了总线监视功能，增加了 结构 寄存 结外部码单码单取单存单口单外部

控制 （64位

算单 结构 寄存器主要负责完成 结外部外部

口单存单取单码单 控制 （64位

算单 结构 结构 寄存 结外部外部

次都从器中存取数据，从而口单存单取单码单 控制 （64位

算单 结构 寄存 结 结外部口单外部

取单码单存码单存单（64位

算单 结构 寄存 结外部存存单口单

指令码单外部

控制 取单（64位

算单 结构 寄存 结外部码单码单取单存单口单外部

控制 （64位

算单 结构 寄存 结外部码单码单取单存单口单外部

控制 （64位

算单它含有

结构 寄存结外部

码单外部

口单

存单 控制

取单（64位

算单 结构 寄存结外部码单码单取单存单口单外部

控制 （64位

算单 结构示意

①总线接口单②指令预取单内含一个32字节的指令预取队列，当指令预取队列不满且总线空闲 指令预取单元平均可以预取10条指令③指令译码单从指令预取队列中指令，进行预译码后将其送入已译码的指令④指令执行单完成各种算术逻辑运算和变址地址生成。在控制单元中，大多数指⑤段管理单用 器分段管理，将逻辑地址变换为32位线性地址用于进 器分页管理，将线性地址变换为32位物理地址⑦高速缓存单用于加速指令/数据 过程⑧浮点运算单相当于一个增强型浮点协处理器80387，专门用作浮点运算，可与ALU的整数运算并行进80486的流水线工作示意寄存1）基本寄存用寄存有8个32位的EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP；它 被命名为：AX、BX、CX、DX、SI、DI、BP、令指针寄存器EIP用于保存下一条待预取指令相对于代 址的偏移量。它的16位可以单 ，称之为IP志寄存器32位标志寄存器（EFLAGS）中包含三种标志：状态标志（S）、控状态标志（S）：反映指令执行过程及结果的DF SI、DI指针自动增加DF SI、DI指针自动减少系统标志（X）：它用于控制I/O、 中断、调试、任务转换和控制保寄存器80486有6个段寄存器（CS、SS、DS、ES、FS、GS），用于决序使 器区域块。其中CS指明当前的代码段；SS指明当前的堆栈段DS、ES、FS和GS指明当前的4个数据段在保护方式下，80486段的长度最大为4GB；而在实地址方式下，段80486述 为1时，段的最大长度为4GB，此时段长度=界限×4KB804862)系统级寄存 制寄存4个控制寄存器的作用是存放全局特性的机器状态，控制片内系统地址寄存器只在保护方式下使用，所以又叫保护方式寄存器。80486用4个寄存器把在保护方式下常用的数据址、界限和其他属性可以通过全局描述符表寄存器（GDTR）和局部描述符表寄存器（LDTR）找到前述的GDT和LDT的32位线 址等内容中断描述符表寄存器（R）用来存放中断描述符表的基址和界限。任务寄存器TR存放任务状态段（TS）的选择子。个测试寄存器，测试寄存器实际上并不是80486体系结构的标准部分，点寄存80486的FPU中包含有：共13个寄存器，其中8个80位浮点数据寄存器用作固定寄存器组或硬件堆栈，1个16位标志寄存器用来标记每个数据寄存器的内容，1个16位控制寄存器用于提供FPU的若干处理选择项，1个16位状态实地址方式它的工作原理与8086基本相同，主要区别是80486能借助操作数长度前缀，处理32位数据，且增加了两个数据段寄存器S和GS，提高了运行速度。保护虚地址方式它引入了虚拟器的概念。U可的物理空间为4B，每个任务可用的虚拟地址空间为64B。段的长度在启动页功能时是4B，不启动页功能时是1MB。可支持多用户和单用户的多任务操作，并对各任务提供了多方面的保护机制。（3）虚拟8086方式：它是一种既有保护功能又能执行8086代码的工作方式，可以说是保护方式的一方式。工作原理与保护虚拟地址方式下相同，但是程序指定80486的三种工作方式和相互转换示意四、80486的外部引脚信A31～A2和BE3～BE0：A31～A2指定一个4字节 单元的地址，然后由BE3～BE0指明这4个字节中哪些字节有效。若要寻址物理地址为00000012H 单元，则CPU的地址总线信号为A31～A0:00000000000000000000000002:0000000000000000000000000001BE0电平，为1；（无效）BE1电平，为1；（无效）BE2电平，为0；（有效）BE3电平，为1；（无效80486可以直接寻址4GB的物 空间和64KB的I/O地址空间若要从物理地址为00000020H开始读4个字节，则CPU的地址总线信号A31～A0:0000000000000000000000000000000000000000000000000000001000000000000000000000000000100000000000000000000000000010A31～A2:0000000000000000000000000010BE0电平，为0；BE1:高电平，为；BE2电平，为0；BE3电平，为D31～D0：32数据总线；BS8和BS16可以实现80486同8位外设或RESET：复位信号，有效时强制80486重新开始工INTR： 中断请求输入，有效时表示有外部中断请求NMI： 中断请求输入，上升沿时表示有外部中断请求第三 Pentium微处理器的体系结一、Pentium微处理器 结Pentium微处理器 结Pentium微处理器是In公司继80486之后推出的64位高性能微处理器，它具有量体系结构、分支先进技术的采用，分开的指令、数据高速缓冲器，以及128位、256位数据总线，64位可成组传送Pentium微处理器由总线部件、代码Cache、指令Cache、预取缓冲器、指令译码部件、整数运算部件、浮点运算部件等功能部件组成。二、PentiumPentium微处理器的整数流水线与80486微处理器的非常类似，其流水线操作由预取PF、首次译码DI、二次译码DI、执行EX和写回WB共5它在流水线中增加了一些辅助性硬件以加速指令的执量执Pentium微处理器配置的量执行机构允许两条指令以并行方式执行。采用的技术是把生成地址的硬件和算术运算逻辑运算部件配置转移判Pentium微处理器采用了新技术。为了支持这项新技术，内装备有两个预取缓冲器，一个是以线性方式来预取代码，另一个则根据转移目标缓冲器BTB预取代码。Pentium微处理器的片内Cache是分离式的Cache，即指令代码 总线接口部件内包括了各自独立的32位地址总线和64位数据总线。Pentium微处理器的预取缓冲部件内包括了指令预取和指令译码两个子三、PentiumPentium浮点流水线由预取PF、首次译码D1、二次译码D2、取操作骤组成。其中预取PF和首次译码Dl这两个操作步骤与整数流水线中的前浮点流水线微体系结Pentium微处理器的浮点流水线由浮点接口、寄存器组及控制部件FIRC、浮点指数功能部件FEXP、浮点乘法部件FMUL、浮点加法部件FADD、浮点除法部件FDIV以及浮点舍入处理部件PFRND共7个部件组四、PentiumPentium采用了代码和数据各自独立的分离式Cache。每一种Cache的规模大小均为8K字节，采用的是二路相联的映像技术，每个Cache行大小为32个字节。在每一个Cache内，都装备有一个的转换旁视缓冲器TLB，用来快速地将线性地址转换成物理地址。它遵循MESI协议，既可以将数据Cache根据写回方案进行配置，也可口式的结构，以支持两个数据的传送和所的周期是在同一时钟周期之内。指令代码Cache是一个固有的写保护Cache，指令代码Cache的标记三端口式的结构，以便对Cache操作实施监视和对分割行的 提供支Pentium的数据Cache支持U流水线和V流水线的