华工半导体器件物理-课件chapter

Lieneld和Hel于30年代初就提出了表面场效应晶体管原理。40年代末Shockley和Pearson进行了深入研究MOSFETMOSFET是英文缩写其它叫法：绝缘栅场效应晶体管（T）、金属绝缘体-半导体场效应晶体管（MISFET）、金属氧化物-半导体晶体管（MOST）等。随着集成电路设计和制造技术的发展，目前大部分超大规模集成电路都是MOS集成电路。MOS结构的工作原理早在30年代就已提出，但由于但是对半导体表面的研究以及对制造致密氧化膜的技术尚不成熟，致使MOS结构迟迟不能变成现实。自1960年使用二氧化硅作为栅绝缘层的MOS晶体管问世以来，MOS晶体管及集成电路有了很大发展。目前在数字集成电路，尤其是微处理机和器方面，MOS集成电路几乎占据了位置。此外，在一些特种器件，如CCD（电荷耦合器件）和敏感器件方面应用广泛。MOS场效应晶体管

B(substrate),衬底极对对NMOS晶体管，源和漏是用浓度很高的N＋扩散而成。在源、漏之间是受栅电压控制的沟道区，沟道区长度为L，宽度为Z(W)。对于对于NMOS，通常漏源之间加偏压后，将电位低的一端成为源，电位高的一端称为漏，电流方向由漏端流向源端。载流子运动方向电压栅源电压：VGS漏源电压：VDS电流一般将硅片称为衬底，金属层称为栅成氧化层的过程称为栅铝栅P沟MOSFET的横截面和管芯顶视示意SDGSDG

B衬底为N型单晶硅，两个P型区靠扩散形成，分别称为源区S(Source)和漏区D(Drain)。它们之间为一层高质量的二氧化硅层，一般称之为栅氧化层。在其上面覆盖(铝)金属，由此引出的电极称为栅极，以字母G(Gate)表示。栅氧化层下面的半导体表面称为沟第四个电极从衬底引出，称作衬底极，以B表示。源区与衬底间的pn结叫做源pn结，漏区与衬底间的pn结则称作漏pn结。在半导体表面，源区、漏区和沟道区一起组成有源区，有源区以外的表面称为场区。BGn沟道器件的衬底为p成n型，栅电极材料不是铝而是掺杂多晶硅的MOSFFT称为硅MOSFFT，如图所示促进MOS晶体管发展主要有以下四大技术(d)6.1理想MOS结构的表面空间电荷理想MOS结构满足以下条件金属与半导体之间功函数差为在SiO2Si-SiO2SiO2层是良好的绝缘体，能阻挡直流电流流过。因此，即使有面空间电荷区中能级为常数。这些假设在以后将被取消而接近实际的MOS结构当理想MOS结构的栅压为0时SiO2层两侧也没有电荷；导体的能带是平直的，空间沿x轴方向没有电位差，如图所示，其中EC、EV分若金属一侧加正电压，栅压Vg>0时SiO2层两侧有电荷积累栅压Vg0时，则产生一个由金属指向半导体的电场，2是绝缘层，不能提供电荷来 这个电场，于是电场将深入到半导体表面，在半导体表面感生一个负电荷的空间电荷层，以 金属极板上的正电荷由于半导体中的载流子浓度比金属中的电子浓度低得多，因此这层感生电荷具有一定的厚度，通常称之为表面空间电荷层，而称感生电荷为表面空间电荷，将其厚度记为xd，空间电荷层内的能带发生弯曲：在空间电荷层内，电场是逐渐被的，x=0处电场最强，x=dsc处电场减小到零；与此相应，空间电荷层内的电势也随之变化；同时，空间电荷层内的能带发生弯曲，半导体表面与体内的电势差称为表面势，记为s(s=V(x=0)−整个栅压Vg,一部分落在了氧化层上称为Vo（Vo=V(x=-di)−V(x=0)），一部分落在了半导体表面空间电荷区上，即s于是有VVg=Vo+，栅压Vg>0时，表面势相应地Vs>0，引起半导体表面能带向下弯曲：越接近表面价带顶离EF越远，价带中空穴浓度越低；可以认为基本上多子耗尽了。，当栅压进一步增大时Vg>>0，Vs进一步升高，表面处能带进一步向下弯，以至于出现:导带底离EF比价带顶离EF更近，即在表面处的电子浓度已超过空穴浓度，即在表面处电子成为多子表面附近的P型区变成了以电子导电为主的N型层，所以称其为反型层。在在这种情况下导体表面空间电荷层内的负电荷由两部分形成反型层的条 VG继续增大，使表面能级EF与本征能级Ei时，表面电子浓度开当表面势达到 势的两倍，反型”。此时，栅极电压VG称VG继续增大，耗尽层电荷QB和表面势s基本不再变化，只有反型层载流子电荷随电压VG增加而增加。对于表面反型层中的电子，一边是绝缘层，一边是导带弯曲形成的一个陡坡（空间电荷区电场形成的势垒），因此，反型层通常又称沟道。P型半导体的表面反型层由电子构成，称为N沟道同理N型半导体的表面反型层由空穴构成，称为P沟道半导体表面空间电每个极板上的感应电荷与电场之间满足如下关

（6-0=自由空间k0=氧化物的相对S=半导体表kS=半导体相对 =空间电荷区在半导 的边界亦即空间电荷区宽度外加

VG 氧化层的电压

和表面

所分摊VG

（6-理想MOS结构的表面空间电荷图6-3加上电

VG时MOS结构内的电位分理想MOS结构的表面空间电荷载流子积累、耗尽和反载流子积紧靠硅表面的多数载流子浓度大于体内热平衡多数载流子浓度时，称为载流子积累现象。单位面积下的空间q[p(x)p0理想MOS结构的表面空间电荷G图6-4几种偏压情况的能带和电荷分布（a）G

（b）小

V（c）大的理想MOS结构的表面空间电荷载流子耗单位面积下的总电荷

（6-xd为耗尽层宽qNx

（6-s0 2ks0 x2x

S1 xd

（6-载流子反型：载流子类型发生变化的现象或者说半导体的导电类型发生变化的现象。理想MOS结构的表面空间电荷s

（6-强反型条件

（6-式中Si为出现强反型时的表面理想MOS结构的表面空间电荷qqq xI 图6-5强反型时的能带理想MOS结构的表面空间电荷xdm

2kS0 qNa

4kS0

（6-（6-总表面空

（6- 为反型层中单位面积下的可动电荷即沟道电荷

强反强反型后，当偏压继续增加时，导带电子在很薄的强反型层中迅速了外电场。于是空间电荷区的势垒高度、表面势、固定的受主负电荷以及空间电荷区的宽度基本上保持不变。

x

（6-理想MOS电容存在栅压时，MOS结构中半导体表面感生出和金属栅极上等量的异号电荷；当栅压变化时，2层两侧异号电荷的数量发生相应的变化，这是一个电容效应。理想MOS结构的电容由两部分组成，2层电容o和半导体表面空间电荷层电容Cs：理想MOS电容系统单位面积的微C

（6-微分电容C

VG的关系称为MOS系统的电容—电压1dVG 若令

dV0

d

（6-0 0

（6-CS

d

d

（6-理想MOS电容则11

（6-C0=绝缘层单CS =半导体表面空间电荷区单C

（6- 1 CSC

称为系统的C0

0k0

（6-从上述的定义看到，所说的MOS电容实际上是一个微分电容，其测量是在一直流偏压的基础上，加一个交流小信号电压，根据测出的电流荷电状态的不同，可以分为积累、平带、耗尽和反型四种情况理想MOS电容图6-7P型半导体MOS的C-V特将电容随偏压的变化分成几图6-7P型半导体MOS的C-V特1、半导体表面为多子积累的情多子积累对应于衬底为N型材料构成的MOS结构（p-多子积累时的NMOS电在偏压Vg<0时，半导体表面空间电荷为空穴，空穴分布紧靠着-2表面，此时若加一交流小信号～Vg于负栅压g上，则由～V引起的表面电荷～Q的充、放电发生在-2界面附近，故测出的应当是以di为厚度的氧化层电容值Co；负值时，s也相应是负值，交流小信号引起的微小的～s变化将引起很大的～ps的变化，从而引起很大的～Qs的变化，空间电荷电容Cs的串联，故：C≈Co2、平带的情3、半导体表面为多子耗尽的情多子耗尽在正的直流偏压Vg>0此时，若加上交流小信号，则随着小信号的变大变小，耗尽层也相应展宽缩小，此时的充、放电在金属表面和耗尽层边界进行，所以，电容为一个厚度为xo的氧化层电容和一个厚度为xd的空间电荷区电容的串联，即0/xo与0s/xd的串联。直流偏压VgsxdCsCs与CoMOS电容C4、半导体表面反型的情表面反型对应于衬底为P型材料构成的MOS结构（nMOSVg衬底为N型材料构成的MOS结构（pMOS)，Vg<<反型后，金属栅极上带有正电荷QM，半导体表面所带的等量负电荷Qs由两部分组成：反型层的电子电荷Qn和空间耗尽层电荷QB：QM= Qs= Q+Q)由于表面处的电子浓度随qs的增大是指数增加的 也就是说，强反型后，s基本上随栅压变化非常小了，由于Vs不再增加，耗尽层厚度xd也不再增宽xdm，达到了最大值，耗尽层中的电荷量也达到最大值Q。 Vi的变化承担，充、放电主要由金属栅上的正电荷和Si反型层中的电子数目Qn的变化实现，而耗尽层电荷QB几乎不变，金属极板上的正电荷QM和反型层中的电子数目Qn将随交流小信号栅压的改变而改变；金属栅极板上的正电荷可以直接来源于电源正极反型层中电子数目的改变，只能靠空间电荷区中的产生-复合；因为电源负极接的是P型半导体，电流的绝大部分是空穴流，电子流只是极小极小的一点，这部分空穴流必须完全转化为电子流提供给反型层的充、放电，这个转化过程就在耗尽层内通过载流子的产生-复合来完成。这个转化过程需要一定的时间，当交流小信号的频率较低，信号变化较慢时，这个过程能充分完成，此时这个电容如前所述为Co。若是交流小信号频率很高(>106)，则这个转化过程就无法跟得上外栅压Vg变化，反型层就得不到电子，浓度的变化也就无法跟上外电压g变化，这时充、放电的空穴电流就是使得空间耗尽区的宽度不断地变化，也就是说，此时充放电在金属栅板上和耗尽区边界xdmax附近进行，那么，显然高频交流小信号测得的电容应该是氧化层电容Co与半导体表面电容Csmn的串联：的nMOS结构的微分电容，即C-V特性，如下图所示；类似的分析可以得到N型半导体构成的结构的CV特性。P型半导体构成的n-MOS结构的C-V特 N型半导体构成的p-MOS结构的C-V特理想MOS电容V积累区VG

MOS系统的电容C基本上等于绝缘体电容

。当负偏压的数值逐渐减间电荷区积累的空穴数

随之减少，并且

的变化也变小。总电容C也就变平带情况CFB

（6- 1

k0ks（6-40）由掺杂浓度和氧化层厚度LD标志着为 外电场而形成的空间电荷区的厚度，通常成为德 长理想MOS电容耗尽区

CS

0

（6-

k

（6-d

1

kSC0氧化层电 C0

，代入（6-2）

（6-C C0

（6-qNx和 s0 2ks0

（6-代入（6-44）

理想MOS电容1qkC01qkC0 d

kS0

（6- 2C

2k

Gx2GC1 Gx2G

1 0 V

（6-

kS0

qNakS 归一化电容归一化电容C 随着外加偏压 的增加而减小反型区（

d

d

d

（6-沟道电导与阈值电ZgIZ

xIqnI0nI

（6-nIx为沟道中的电子浓度。

为沟道宽xIqnxdxx

（6- 即为反型层中单位面积下的总沟道电导

g ZLZ

nQI

（6-沟道电导与阈值电值电

：定义为形成强反型所需要的当出现强反

GG

C0

Q Q

SiC0

VTH

（6-沟道电荷受到偏压

控制，这正是MOSFET工作的基础阈值电压：

QB

（6-C C0第一项表示在形成强反型时，要用一部分电压去支撑空间电荷 第二项表示要用一部分电压为半导体表面提供达到强反型时所需要的表面势 实际MOS的电容－电压特实际的MOS结构与理想MOS结构相比，存在一些差别金属和半导体间有在功函数差SiO2层中存在电荷Si-SiO2界面存在界面态这些差别造成实际MOS的C-V特性和理想MOSC-V特性出现差别功函数差的影假定一个P型衬底的Si材料和金属l构成的MS结构，金属l的功函数比P型Si的功函数小，也就是说金属l的能级比型Si的高。当栅极上的栅压为0时，即栅极金属Al通过外电路与半导体相连时，电子将从能级高的地方向能级低的地方流动，即从Al流向i，从而使金属表面带正电，i表面形成一个负的空间电荷区，这样便产生了一个由金属指向半导体的电场，使得金属边的电位升高，i侧的电位下降，直至两侧能级相平，达到整个系统平衡。此时P型i与栅极金属之间的接触电势差为：Vms=+s=WsWm。由于金属和半导体功函数的不同，外加栅压为零时，半导体表面附近的能带并不处平直状态，为了恢复平带状态，需在栅极和衬底之间加一个与Vms大小相等、极性相反的栅压Vg,以抵消由于二者功函数不同而引起的空间电荷和能带宽曲，也就是说，此时的平带电压应为：VG1VmsWm-Wsq。在栅极加上VG1后，整个半导体表面恢复了平带，以前对理想MOS的分析就完全适用了，所以，实际的C-V曲线将相对于理想曲线，沿电压轴平移VG1即可。实际MOS的电容—电压特实际MOS的电容—电压特界面陷阱和氧化物电荷的影界面陷阱电荷界面陷阱电荷 氧化物陷阱电荷Qf氧化物固定电荷 可移动离子电荷aKN图6-13热氧化硅形成的Si的各类电

SiO2实际MOS的电容—电压特chargit氧化物固定电荷（fixedoxidechargeQf氧化物陷阱电荷（oxidetrappedchargot可动离子电荷（mobileionicchargeQm综合看来，可以把它们看做是位于二氧化硅－硅界面的正电荷。SiO2层中电荷（可动和固定）的影在MOS结构的O2层中通常存在着正电荷，现假定在x处有一层正电荷,单位面积电荷量为Qi。2层正电荷将在金属和半导体表面感应出负电荷。半导体表面空间电荷层内将有电场存在，表面能带将向下弯曲。为了使半导体表面的能带恢复到平带，需要在栅极上的加上负栅压，用栅上负电荷完全氧化层中的正电荷，此时所加的栅压为平带电压VG2。实际MOS的电容—电压特克服硅－二氧化硅界面电荷和二氧化硅中电荷影响所需要

（6-G

C0如果氧化层中正电

xdVG

xxdx

（6-总的平带电1VG21

X

xdx

(6-实际MOS的电容—电压特其Q0S

（6-称为有效面电荷实际硅－二氧化硅 CGC0

（6-随着氧化层中电荷位置的变化，VFB也在变化，整个随着氧化层中电荷位置的变化，VFB也在变化，整个C-V曲线也在当半导体表面恢复平带以后，前当半导体表面恢复平带以后，前C-V特性相当于理想C-V曲线向左界面态的影界面态是在-2界面附近的一些未饱和的悬挂键，其能级位于禁带中；它们可与体内交换电子：可以得到电子，成为负电中心，起受主作用；亦可失去电子，成为正电中心，起施主作用。界面态的荷电情况与能级的相对位置相关，当表面势Vs改变时，相对位置会发生改变，这就意味着外加栅压Vg会改变界面态的荷电情况：随着外加栅电压的改变，界面态的荷电量是改变的，这一点与2层中的固定电荷及可动电荷是不同的，它们电量不随电压改变。所以，界面态不仅影响平带电压，而且使得理想CV曲线的形状发生。降低Si－SiO2系统电荷的措HCL氧氧化前的清氧化后在N2Ar气氛中退使用(100)晶面的硅氧化后在500oC下进行H2气氛退使用(100)晶向的硅低温退火修硅MOSFET一般采用（100）晶面6.4际MOS的电容—电压特实际的MOS阈值电压和C-V曲平带

（6-阈值V

Q0

Si

（6-需要加的外加电压；要加的外加电压；第三项是支撑出现强反型时的体电

QB所需要的外加电压第四6.5MOS场效应晶体MOSFET的电流－电压关当MOSFET沟道中有电流流过时，沿沟道方向会产厚度、能带连同其能级沿y方向均随着电压的漏源电压VDS对漏极电流ID的控制作当VS＞T，且固定为某一值时，分析漏源电压VS对漏极电流的影响。V的不结上的偏置情况沿沟道方向发生变化。靠近源端处PN结为正偏，而在靠近漏端处的那部分PN结为反偏，因此，衬底和沟道之间的PN结在靠近源端和靠近漏端处

S VNx Np衬漏源电压VDS对沟道的影当VDS为0或较小时，沟道分布如右图，此时VDS基本均匀降落在沟道中，沿沟道方向沟道截面积不相等的现象很不明显，因此，源漏电流IDS随VDS几乎是线性增加的。随着VDSS

VDLN

N

Vp衬VD图6-15MOSFET的工作状态和输出特性：（a）当然，随着VDSN耗尽NN耗尽N

IDSIDII

图6-15MOSFET的工作状态和输出特性：（b）SSVDN（PNy

图6-15MOSFET的工作状态和输出特性：（c）击穿MOS场效应晶体静态特 VN N p衬图6-16N沟道MOSMOS场效应晶体 VN N p衬静态特在下面的分析中，采用如下主要假设（V）长沟道近似和渐近沟道近似，即假设垂直电场和水平电场是互相独立的。MOS场效应晶体线性感应沟道电

V

（6-漂移电子电IDZnQI

（6-ID

V

（6-IDC0

ZL G

V2 2

（6-增益因子（6-70）式称为萨支唐（C.T.Sah）方程MOS场效应晶体假设在L

QI

C0

V

=0VL

（6-2把式（6-73）代入式（6-70）2IDSat

nC02L

VTH

（6-此式在开始饱和时是有效的。超过这一点，漏极电流可看作是常数。所有抛物线顶点右边的曲线没有物理意义。MOS场效应晶体VGVGVG1VGVGVG2图6-18N沟道MOSFET的电流电压特等效电路和频率响小信号参数1.线性导纳gdgd

ID

VG常

（6-对式（6-70） gd

nC0

L

VD

nC0

L

VTH

（6-线性区的电阻，称为开态电阻，或导通电阻，可用下式表

gd

nC0

VTH

（6-等效电路和频率响图6-19MOSFET中沟道导纳与VG的对应关等效电路和频率响gmgm

ID

VD常

（6-线性区：对式（6-70）求gmC0n

L

（6-饱和区：对式（6-74）求gm

C0nZ

VTH

（6-在假

QB为常数时才成立，饱和

gm的表示式和线

gd的相在饱和区中，跨导则随Vgs等效电路和频率响饱和区的漏极电

sat

VG常

（6-饱和区漏极电阻可以用作图法从漏极特性中求得。CG

（6-等效电路和频率响MOSFET的等效电

v

CCgS

gmVgS 截止频

图6-20MOS晶体管的小讯号等效电路定义为输出电流和输入电流之比为1时的频率，即当器件输出短路不能够放大输入信号时的频率f0

gm

,

VDSat

（6-为了提高工作频率或工作速度，沟道长度要短，载流子迁亚阈值亚阈值电流。以用推导均匀掺杂基区的双极晶体管集电极电流的相同方法导出ID 和

ID

（6- 用做数字逻辑电路开关及 器使用时，亚阈值区特别重要。这是因为阈值区描述了开关如何导通和截止。必须将MOSFET偏置在

低0.5V（实例）或更低的电压值下，以使值区电流减小到可以忽略不计亚阈摆幅(s):ID-VG曲线斜率的倒数，室温下理想值是60mV/dec场效应晶体管的类表6.2四种器件的截面、输出特性和转移特场效应晶体管的类表6.2四种器件的截面、输出特性和转移特影响阈值电

C

QB

（6- 栅电容Co。Co越大，VT的绝对值越小。增大栅电容的关键是制作薄而且致密的优质栅氧化层，也可选用介电常数更大的材料，如3N4，用/SN4的FET称MNOSFET，用A2/Si2的FET称为MAOSFE。衬底杂质浓度的影响。势随衬底杂质浓度的的增加而增加，但增加的速度很慢，例如从11c31c3，势变化只有0.1V，因此改变衬底杂质浓度势变化不大。表面耗尽层的空间电荷面密度Q~N12，改变衬底杂质浓度可改变阈值电压的大小，在现代MOS中，以大量采用离子注入技术，调整沟道杂质浓度，以满足阈值电压的大小。氧化层中电荷的影响。它包括固定电荷、界面陷阱电荷、可动电荷及氧化层陷阱电荷。在一般工艺条件下ox可达11-3，在高ox下，VT是负值，只能是耗尽型S，要制得增强型V>0是的。衬底偏置的影响。在非平衡状态，由于表面空间电荷区的宽度随着衬底偏置电压的增大而展宽，使表面空间电荷区的面密度也随之而增大。因而要在半导体表面产生同样数量的导电电子，必须加比平衡态更大的栅源电压，阈值电压也就随偏置电压的增大而增大。 2qk 121

2

12

（6-

器件尺寸比1一般遇到的实际应用的MOST，在饱和区工作时漏极电流都是不完全饱和的(ID随VDS增加而缓慢上升，不是恒定不变)。常用沟道长度调制效应和漏沟静电反馈效应解释MOSFET中的22当VDS上升到超过VDsat时，沟道漏端夹断。未夹断区即有效沟道长度L’上的电压降保持等于VGS-VT不变，并且Qn(L’)＝0。可以态的MOST，通过的电流即饱和漏电流，为区别于真实器件的IDsat22I'Dsat

2

VT

VTI

L

L

1L

I'Dsat

IDsat1 L L

L

2 I'Dsat

IDsat1 L

IDsat

L

1

2

1②漏沟静电反馈效应(对衬底低掺杂，沟道又比较短的情况下 漏沟静电反馈效应是指衬底低 nnn区厚度与几何沟道长度可比拟时，

LPB电子数量增加，以增强了的电场，换句话说，外加ΔVDS将在漏PN结耗尽区靠漏区边界附近及沟道分别感应出正负电荷，沟道中电子数量增加导致电阻减小，因而电流随之增大。沟道导电能力不仅受VG控制，也随漏区和沟道之间VDS变化而改变，漏起了“第二2按照击穿特性的形状及产生机构漏源击穿电压分为以下四种GDnpMOSFET的漏pn结的转角区表面覆盖着栅氧化层及栅电极。电压VDG＝VDS－VGS加在漏区与栅金属电极之间，在SiO2层中建立的电场如下图所示，由此造成转角区场强线分布“畸变”。场强的数度不过高的情况下，dGDnpB右图nMOST的漏源击穿特性，在VGS＞VT的导通区，BVDS随VGS

I

nMOSFET击穿特漏衬pn结的冶金结附近电场最高，达到和超过雪崩击穿临界雪崩倍增击穿只出现在短沟nMOSFET中，不出现在pMOSFET的短沟道nMOSFET中，输出特

I 穿电压，BV’DS称作维持电压。

0

击穿区的负阻特性来源于寄生NPN晶体管的共发射极击穿。

寄生NPN晶体管击穿特ISiOSiONPN晶体管由nMOST的源区、衬底和漏区组成，源区就是发射

IS n+区，衬底为基区，漏区为集电区。击穿的初始原因是沟道夹断

(M*-1)III

MI载流子倍增；前者发生在次表面

雪崩倍增电流及衬底电Isub＝ID-IS=（M*-式中Is代表源极电流，ID0代表漏pn结反向饱和电流，M*为沟道结正偏，也就是使寄生NPN晶体管发射结正偏。与此同时漏pn结，也就是NPN晶体管的集电结本已出现载流子倍增。于是正向从而导致电压下降电流上升。因此，从外部引出端测量出来的 BVGS＝EBEB代表二氧化硅击穿的临界场强，一般情况下EB＝5×106dox＜80nm 实际多是静电导致实际多是静电导致栅源击穿3长沟道理论假定沟道长度大到足可以忽略边缘效应，因而沿沟道边缘的“边缘”效应可以忽略，用缓变沟道近似对器件进行一维分析。如果器件的沟道长度小到可以与源结和漏结的耗尽层宽度相比拟时，源结和漏结的耗尽区将对沟道内电势分布有着显著的影响，不能再用缓变沟道近似来处理，而要用二维分析。同时沟道内自由载流子的漂移短沟道效应。具体来说，短沟道效应主要指(1)阈值电压随沟道长度的下降而下降；(2)沟长缩短以后，漏源间高电场使迁移率下降，跨导下降；(3)弱反型漏电流将随沟道长度

ADxWDLCxdMADxWDLCxdMCB若将这种边缘效应考虑在内，VDS≈0条件下，表面耗尽区占有的空间变成截面为梯形的立方体。与不考虑边缘效应相比，表面耗尽区总电荷量减少，于是真正受到栅极控制的表面空间电荷区将随沟长的缩短而减小，引起短沟道效应越大，为减小短沟道效应，衬底浓度越低，xdm越大，短沟道效应越大，这就是在亚微米器件中，为什么要用离结深xj有效阈电压与沟道长度WW表面表面耗尽窄沟道效应发生于沟道宽度变小的MOSFET中，窄沟道效应起源于沟道宽度方向边缘上表面耗尽区的侧向扩展，这种侧向扩展与栅电极在沟道区以外场氧化膜上的覆盖有直接关系。上图代表铝栅ST的一种典型情况，为了将栅电极引出，沟道两侧覆盖区的长度不均等。由于场氧化膜的厚度远大于栅氧化膜的厚度，栅极电压使沟道区强反型时，栅电极下场区一般处于耗尽或弱反型，其耗尽区厚度小于强反型区，由此形成如上图所表示的表面耗尽区分布。若考虑表面耗尽区的侧向扩展，栅电极上正电荷发出的场强线除大部分终止于栅氧化层下耗尽区电离受主以外，还有一部分场强线终止于侧向扩展区电离受主，结果是使终止于反型层的场强线数目减少，沟道电荷减少，电影响沟道迁移率的因栅电场对沟道迁移率的影晶格散射和表面散射使沟道迁移率下降漏源电场对沟道迁移率的影电场增加到临界场强时，漂移速度达到饱和值，载流子的迁移率下降。饱和漏源电压及饱和漏电流都小于长沟理论预示值μeff＝μS为低场表面迁移率(不考虑寄生因素)，EC为速沟道载流子水平方向漂移速度vy，低场区vy正比于|Ey|，迁移μeff＝μS为低场表面迁移率(不考虑寄生因素)，EC为速v

|Ey

|E|yv

1|EyECE

|E| 长沟MOSFET的漏电流饱和机构是沟道漏端夹断。短沟器件漏电流饱和机构不同于长沟器件。沟道中随水平方向场强增加，载流子漂移速度逐渐趋向饱和，一旦增加到临界场强，vy达到vsl就不再增大，这叫做漂的沟道水平方向场强高，所以更有可能出现漂移速度当v(y)=vsat,沟道面积减小，不可能再通过增加载流子的漂移为了维持电流的连续性，在沟道变窄区将有的电子注入，形成电子积累；同理，在沟道突然变宽处，形成电子耗尽。于是在速度饱和效应对短沟道MOSFET长沟 短沟速度未饱 速度饱(DIBL)＝DrainInducedBarrier短沟道器件，由于源和漏扩散区互相靠近，它们之间的空间间隔有可能不够容纳两个耗尽区，VDS＞0时，从漏区发出的场强线的一部分一直到源区，漏区增加的电荷不仅对靠近漏区的沟道及耗尽区有影响，而是对整个栅极下面半导体沟道长度越短，VDS越大，贯穿的电力线越多，势垒降低的低后，就有电子由源区注入沟道区，从而形成ID。考虑DIBL效应，可以解释短沟道MOSFET中出现的两个重L越短，VT越小另一个现象是指定VGS之下，短沟MOST的亚阈值电流随VDS增加而增大(长沟器件中，VDS>3kT/q时，IDsub不随VDS的变化而改变)。衬底掺杂浓度越低（NA＝1014cm-3）则上述现象越明显。亚阈值电流是由越过源端势垒注入到沟道区的电子流形成的，势垒高注入量少，亚阈值电流就小，反之势垒低注入量多，亚阈值根据DIBL效应，短沟器件的势垒高度受VDS控制，因而IDsub能控制ID，此时MOSFET已不能截止，但此时ID则与VDS有强烈的依赖关系，此电流称为电流。

IΔIDIDΔIDIDI

ID及ΔID随1/L变化关①测量导通状态下漏电流随1/L的变化关系。长沟器件ID与1/L间满足线性变化关系，偏离