第七章-接口与串并行通信-微型计算机原理及应用课件

第七章接口与串并行通信1第七章接口与串并行通信1第一节CPU与外设之间的数据传输2第一节CPU与外设之间的数据传输2为了使CPU能适应各种各样的外设，就需要在CPU与外设之间增加一个接口电路，由它完成相应的信号转换、速度匹配、数据缓冲等功能，以实现CPU与外设的连接，完成相应的输入输出操作。一个接口的基本作用是在系统总线和I/O设备之间架起一座桥梁，以实现CPU与I/O设备之间的信息传输。3为了使CPU能适应各种各样的外设，就需要在CPU与外设之间增接口的功能：寻址功能识别是否是I/O口的操作信号，识别是否为端口的片选信号，识别是芯片的哪个寄存器被访问。2)输入/输出功能根据CPU通过控制总线送来的读写信号决定是输入操作还是输出操作。3)可编程功能有些接口具有可编程特性，可以通过指令设定接口的工作方式，工作参数，以满足不同外设的要求。4接口的功能：44)数据转换功能当外设提供的数据形式不是CPU能直接接受的形式时，则通过接口转换成CPU可接受的形式。如A/D，串/并转换等，反之也一样。5)联络功能当CPU要访问外设时，首先要查询外设状态，能否接受访问，接口应将外设状态准备好，供CPU查询；或向CPU发特定的信号通知外设已准备好。6)数据缓冲功能主机与外设速度相差很大，为了防止数据丢失，I/O接口均设有双向数据缓冲器。54)数据转换功能57)中断管理功能有专门的中断管理接口，能完成中断判优、中断屏蔽，向CPU送入中断类型码等功能。8)错误检测功能多数可编程芯片都能自动检测出传输过程中出现的错误。传输错误，如串口中的奇偶校验覆盖错误9)复位功能能接受主机的复位信号，使系统重新启动。10)时序控制功能接口电路具有自己的时钟，以满足外设在时序方面的要求67)中断管理功能6I/O端口的编址方式：统一编址I/O与存储器(RAM)的地址不重复，读写指令一致，只是根据地址来区分操作对象是RAM还是I/O。优点：无需专门的I/O指令，对I/O操作指令丰富，可进行算术和逻辑运算缺点：占用存储器地址，因外设功能各不相同，需要复杂的电路进行时序配合。RD/WR0000H1FFFH2000H2FFFH存储器I/O一致的读写信号7I/O端口的编址方式：统一编址RD/WR0000H1FFFH2)独立编址I/O与存储器(RAM)的地址重复，用不同的读写信号和指令区分。存储器读写：MEMW，MEMR，I/O读写：IOR，IOW(PC/XT)优点：电路简单，不占用MEM空间；缺点：I/O指令单一。INAL,10HOUT10H,ALAND[SI],AXADD[DI],BX82)独立编址INAL,10HAND[SI],28引脚，存储器、I/O控制信号，输出。(Memory/InoutandOutput)用来控制CPU进行的是对存储器的访问还是对外部输入输出口的访问.高电平为对存储器的访问,低电平为对I/O口的访问，具体的高低电平由指令(软件)控制。存储器/IO选择928引脚，存储器、I/O控制信号，输出。(Memory/In指令不同,高低电平不同,操作的对象也不同10指令不同,高低电平不同,操作的对象也不同10输入输出传送方式无条件传送方式假设外设已经准备就绪，不查询外设状态，直接执行I/O指令进行数据传输。一个口地址，两个端口端口地址11输入输出传送方式无条件传送方式一个口地址，两个端口端口地址1当外设作输入设备，输入数据的保持时间相对于CPU的处理时间长，所以可以直接用缓冲器；外设作为输出设备，由于外设速度比较慢，CPU的数据必须在接口保持一段时间，因此必须采用锁存器。无条件传输时，输出时，必须确认输出锁存器的原数据无效，才能正确输出；输入时，必须认为输入缓冲器中的数据已准备好，否则读取错误。12当外设作输入设备，输入数据的保持时间相对于CPU的处理时间长例：图中二极管接口电路，欲使LED自上而下依次发光2s，编写控制程序。分析：因为LED总是准备好，为无条件输出。地址：10H，用OUT语句向对应的数据线写0。第一次：01111111第二次：10111111……最后：11111110MOVAL,7FHLOP:OUT10H,ALCALLdelay2sRORAL,1JMPLOP13例：图中二极管接口电路，欲使LED自上而下依次发光2s，编写2)条件传送方式也称为查询方式，一般查询传输时一个I/O设备有两个端口地址，一个为数据口地址，一个为状态口地址。CPU先读取状态口的数据，看看当前外设的状态准备好没有，若准备好则开始读写数据口，传输数据；若未准备好则循环读取状态口地址等待外设准备好。142)条件传送方式14查询式输入如图，状态线占用一根数据线D0，STB是选通信号，在输入时随着数据一起从输入端口出现，是表示输入数据已就绪的状态信号。CPU先读状态口，若状态就绪，再读数据口。数据口42H状态口40HSTROBE:选通信号15查询式输入如图，状态线占用一根数据线D0，STB是选通信号，1)外设未准备好，STB为高，D触发器无脉冲，CPU读状态口(40H),打开缓冲器(1),读出DB0为低,表示未准备好。161)外设未准备好，STB为高，D触发器无脉冲，CPU读状态2)外设准备好，STB为低，a.

打开锁存器，将输入数据锁存起来；b.STB有下降沿脉冲，使Q为高，CPU读状态口(40H)读入的DB0为高，表示数据有效，程序转而读数据口42H。状态改变172)外设准备好，STB为低，a.打开锁存器，将输入数据3)读数据口42H，a.

打开缓冲器(2)，读数据线，这时，缓冲器(1)高阻，所以数据线上是输入设备的数据；b.

同时，读数据口的控制线将D触发器清零。Q端输出0，下次再读状态口时读入的DB0为0，表示数据未准备就绪。4)重复1),2),3)步骤183)读数据口42H，a.打开缓冲器(2)，读数据线，这从输入设备上输入1000个字节的数据，传送到存储器的缓冲区，外设数据端口42H，状态端口40H，状态线为DB0DATASEGMENTBUFFERDB1000DUP(?)DATAENDS……CODESEGMENTASSUMECS:CODE,DS:DATA …… ……LEASI,BUFFERMOVCX,1000LOP:INAL,40H;读状态口

TESTAL,01H;判断数据是否就绪JZLOP;未就绪,重复读取INAL,42H;读数据口MOVBYTEPTR[SI],ALINCSILOOPLOPHLT19从输入设备上输入1000个字节的数据，传送到存储器的缓冲区，查询式输出如图，OBF(OutputBufferFull):输入信号，为1表示输出缓冲器满，即数据已经到外设输入口；ACK(Acknowledge):

输出信号，应答，为0表示数据已被外设取走，可以发送下一个数据。数据口62H状态口60HOBFACK20查询式输出如图，数据口62H状态口60HOBFACK201)CPU输出数据，锁存器选通，将数据输入锁存器，同时，D触发器有脉冲，使OBF为1，通知外设取数据。211)CPU输出数据，锁存器选通，将数据输入锁存器，同时，D2)CPU读状态口，因为外设速度较慢，数据输入后有个读取的过程，所以外设未完全取走数据时，ACK信号为高，因此读取的DB0为高，表示外设还未将数据取走，CPU不能送入下一个数据。状态口DB0为1222)CPU读状态口，因为外设速度较慢，数据输入后有个读取的3)外设取走数据，ACK信号为低，将D触发器清零，Q端输出为0，因此读取状态口的DB0为低，表示外设已将数据取走，CPU可以继续送入下一个数据。状态口DB0为04)重复1),2),3)步骤233)外设取走数据，ACK信号为低，将D触发器清零，Q端输出将BUFFER区50个字节输出，外设数据端口62H，状态端口60H，状态线为DB0。DATASEGMENTBUFFERDB50DUP(‘3’)DATAENDS……CODESEGMENTASSUMECS:CODE,DS:DATA …… ……LEASI,BUFFERMOVCX,50LOP:MOV

AL,[SI]OUT62H,AL;输出数据LOP1:INAL,60H;读取状态口TESTAL,01H;判断外设是否取走数据JNZLOP1;未取走,等待INCSI;取走,输出下一个LOOPLOPHLT24将BUFFER区50个字节输出，外设数据端口62H，状态端口3)中断传送方式4)DMA(DirectMemoryAccess)传送方式I/OCPU(AL,AX)存储器253)中断传送方式I/OCPU(AL,AX)存储器25PC机I/O端口地址分配虽然PC机的I/O地址线可有16根，对应的I/O编址可达64K字节，但由于IBM公司当初设计微机主板及规划接口卡时，其端口地址译码是采用非完全译码方式，即只考虑了低10位地址线A0～A9，而没有考虑高6位地址线A10～A15，故其端口地址范围是0000H～03FFH，总共只有1024个端口，且将前512个端口分配给了主板，后512个端口分配给了扩展槽上的常规外设。26PC机I/O端口地址分配26后来在PC/AT系统中，作了一些调整，其中前256个端口(000H～0FFH)供系统板上的I/O接口芯片使用，后768个(100H～3FFH)供扩展槽上的I/O控制卡使用。目前，高档微机中使用16根地址线，共64K个8位I/O端口地址。27后来在PC/AT系统中，作了一些调整，其中前256个端口(0I/O芯片名称端口地址DMA控制器1000~01FHDMA控制器20C0~0DFHDMA页面寄存器080~09FH中断控制器1020~03FH中断控制器20A0~0BFH定时器040~05FH键盘接口060~06FHRT/CMOSRAM070~07FH协处理器0F0~0FFH系统板上接口芯片的端口地址I/O接口名称端口地址游戏控制卡200~20FH并行口控制卡1370~37FH并行口控制卡2270~27FH串行口控制卡13F8~3FFH串行口控制卡22F0~2FFH标准卡(用户)300~31FH同步通信卡13A0~3AFH同步通信卡2380~38FH单显MDA3B0~3BFH彩显CGA3D0~3DFH彩显EGA/VGA3C0~3CFH硬驱控制卡1F0~1FFH软驱控制卡3F0~3F7HPC网卡360~36FH扩展槽上接口控制卡的端口地址28I/O芯片名称端口地址DMA控制器1000~01FHDMA控允许用户使用的端口地址是300H～31FH。这一段地址是留给用户在开发IBM_PC系列机插板(功能模块)时，使用的端口地址，系统不会占用。除已分配的地址外，其余的地址由厂商保留使用。29允许用户使用的端口地址是300H～31FH。这一段地址是留给I/O端口地址的选用原则1)凡是被系统配置所占用的地址一律不能使用；2)原则上讲，未被占用的地址，用户可以使用，但对计算机厂家声明保留的地址，不要使用。否则，会发生I/O端口地址重叠和冲突，造成用户开发的产品与系统不能兼容。3)一般，用户可使用300～31FH地址。但是,由于每一个用户都可以使用,所以为了避免与其他用户开发的插板发生地址冲突,最好采用地址开关。30I/O端口地址的选用原则30第二节可编程并行接口8255A31第二节可编程并行接口8255A31并行接口概念并行通信就是把一个字符的各数位用几条线同时进行传输，并行通信的信息传输速度快，信息率高。用于数据传输要求较高，距离较短的场合。并行通信没有标准化，没有对同步和异步传输的严格定义。如果CPU用一个时序信号来管理接口和设备的动作，这样的并行传输称为同步传输；如果CPU和接口设备之间只用应答信号联系，这样的传输称为异步传输。32并行接口概念328255A的内部结构8255A是Intel系列的并行接口芯片，它是可编程的，可以用来设置其工作方式，不需要再附加外部电路。338255A的内部结构8255A是Intel系列的并行接口芯片接口的功能：寻址功能识别是否是I/O口的操作信号，识别是否为端口的片选信号，识别是芯片的哪个寄存器被访问。2)输入/输出功能根据CPU通过控制总线送来的读写信号决定是输入操作还是输出操作。3)可编程功能有些接口具有可编程特性，可以通过指令设定接口的工作方式，工作参数，以满足不同外设的要求。34接口的功能：344)数据转换功能当外设提供的数据形式不是CPU能直接接受的形式时，则通过接口转换成CPU可接受的形式。如A/D，串/并转换等，反之也一样。5)联络功能当CPU要访问外设时，首先要查询外设状态，能否接受访问，接口应将外设状态准备好，供CPU查询；或向CPU发特定的信号通知外设已准备好。6)数据缓冲功能主机与外设速度相差很大，为了防止数据丢失，I/O接口均设有双向数据缓冲器。354)数据转换功能357)中断管理功能有专门的中断管理接口，能完成中断判优、中断屏蔽，向CPU送入中断类型码等功能。8)错误检测功能多数可编程芯片都能自动检测出传输过程中出现的错误。传输错误，如串口中的奇偶校验覆盖错误9)复位功能能接受主机的复位信号，使系统重新启动。10)时序控制功能接口电路具有自己的时钟，以满足外设在时序方面的要求367)中断管理功能36数据端口A,B,C：3个8bit数据端口，有各自的特点端口A1个8bit的数据输入锁存，一个8bit的数据输出锁存；2)端口B1个8bit的数据输入缓冲，一个8bit的数据输出锁存3)端口C1个8bit的数据输入缓冲，一个8bit的数据输出锁存；端口C常常被分成2个4位端口，分别作为端口A和端口B的输入输出控制线和状态信号线，与端口A、端口B配合使用。37数据端口A,B,C：3个8bit数据端口，有各自的特点2.A组控制和B组控制接受CPU对控制端口的命令(控制字)，可以独立地设置8255A中3个端口的工作方式。3.数据总线缓冲器双向三态8bit数据缓冲器，与CPU的数据总线相连，同时与8255A的内部数据总线相连，接受从CPU发出的控制字,输入输出数据,同时也向CPU传输8255A的状态字。4.读写控制逻辑电路接受CPU发送的读写信号，其中A0,A1寻址8255A内部寄存器，共有3个数据端口，1个控制端口。382.A组控制和B组控制接受CPU对控制端口的命令(控制字)2.8255A的引脚信号PA7~PA0,PB7~PB0,PC7~PC0与外设相连的独立地址的并行扩展口。D7~D0：与CPU的数据总线相连，传输8255A的命令字或I/O数据。RESET：高有效,8255A内部寄存器清零,3个端口均为输入。392.8255A的引脚信号PA7~PA0,PB7~PB0,：片选信号，为低8255A开始工作：为低读有效，CPU可以从3个端口读入数据。：为低写有效，CPU可以向3个端口输出数据，同时利用写信号可以向8255A的控制口写控制命令，设置8255A的工作方式。40：片选信号，为低8255A开始工作：为低读有效，CPU可以从3.8255A的控制字控制字分两类，一类是控制并行口的工作方式的命令，一类是专门对C口各位的设置。这两类控制字占用一个地址，用命令的最高位D7位进行区分,所以控制字的最高位D7称为控制字标志位。为1为方式选择字,为0为端口C设置字。D7D6D5D4D3D2D1D0格式字A组工作方式A口I/OC口高半字节I/OB口工作方式B口I/OC口低半字节I/O100方式001方式11x方式21输入0输出1输入0输出0方式01方式11输入0输出1输入0输出

A方式选择控制字413.8255A的控制字控制字分两类，一类是控制并行口的工作A1,A0：8255A内部寄存器地址寻址信号，8255A内部有4个端口，A,B,C与控制口。A1A0端口00A口01B口10C口11控制口42A1,A0：8255A内部寄存器地址寻址信号，8255A说明：1)

A口有3种工作方式方式0：基本I/O方式；方式1：单向选通I/O方式，输入或输出只能选一种；方式2：双向选通I/O方式，一次设置后通道既可以做输入又可以做输出。2)端口B有两种工作方式即方式0与方式13)A口和B口工作在方式0时，C口也可同时工作在方式0，且C口高半字节和低半字节可以分别独立工作。43说明：434)A口工作在方式1时，C口的高半字节成为A口的信号联络线，但B口仍可以独立工作。不要求A,B同为输入或输出。B口工作于方式1也是一样。5)A口工作于方式2，C口的大部分位线用于A口的信号联络线，B口仍可以独立工作于方式0或方式1。444)A口工作在方式1时，C口的高半字节成为A口的信号联络线D7D6D5D4D3D2D1D0格式字A组工作方式A口I/OC口高半字节I/OB口工作方式B口I/OC口低半字节I/O100方式001方式11x方式21输入0输出1输入0输出0方式01方式11输入0输出1输入0输出一系统采用8255A作I/O接口，其控制口的地址为8BH，将端口A设置为方式0输入，端口B设置为方式1输出，则A口的地址为_____，B口地址为_____，控制字为_____。8BH10001011

10001000

88H

10001001

89H88H89HD7D6D5D4D3D2D1D01001010094H45D7D6D5D4D3D2D1D0格式字A组工作方式A口I/OJ1：A口，方式0，输出

B口，方式0，输入

C口高，输出C口低，输入J2：A口，方式0，输入

B口，方式1，输出

C口高，输出J1，J2地址A9A8A7A6A5A4A3A2A1A0J1J201××001000108H~10EH01××000000100H~106H46J1：A口，方式0，输出J2：A口，方式0，输入J1，J2地D7D6D5D4D3D2D1D0格式字A组工作方式A口I/OC口高半字节I/OB口工作方式B口I/OC口低半字节I/O100方式001方式11x方式21输入0输出1输入0输出0方式01方式11输入0输出1输入0输出J1：A口，方式0，输出;B口，方式0，输入;

C口高，输出;C口低，输入地址:108H～10EH控制字：D7D6D5D4D3D2D1D01000001183H47D7D6D5D4D3D2D1D0格式字A组工作方式A口I/OD7D6D5D4D3D2D1D0格式字A组工作方式A口I/OC口高半字节I/OB口工作方式B口I/OC口低半字节I/O100方式001方式110方式21输入0输出1输入0输出0方式01方式11输入0输出1输入0输出J2：A口,方式0,输入;B口,方式1,输出;C口高,输出地址：100H～106H控制字：D7D6D5D4D3D2D1D01001010×94H48D7D6D5D4D3D2D1D0格式字A组工作方式A口I/OJ1：A口，方式0，输出

B口，方式0，输入

C口高，输出C口低，输入地址：108H～10EH，控制字：83H

J2：A口，方式0，输入

B口，方式1，输出

C口高，输出地址：100H～106H，控制字：94HMOVAL,83HMOVDX,10EHOUTDX,AL;J1控制口MOVAL,94HMOVDX,106HOUTDX,AL;J2控制口49J1：A口，方式0，输出J2：A口，方式0，输入MOVA

B端口C口各位设置字D7D6D5D4D3D2D1D0格式字×××位选择数值0000PC0001PC1010PC2011PC3100PC4101PC5110PC6111PC71/0例：07H00000111，即将PC3置1。50B端口C口各位设置字D7D6D5D4D3D2D1D说明：1)端口C置0/置1控制字尽管是对端口C进行操作，但此控制字必须写入控制口，而不是写入端口C。2)一个控制字只能对一位进行操作。J1：A口，方式0，输出B口，方式0，输入

C口高,输出,C口低,输入地址:88H～8EH,控制字:83H

C口PC7置1，PC3置0。MOVAL,0FH;00001111OUT8EH,AL

MOVAL,06H;00000110OUT8EH,AL

51说明：J1：A口，方式0，输出B口，方式0，输入MOV第三节8255A的工作方式52第三节8255A的工作方式52一、方式0基本输入输出方式实际上是4个端口，A、B、C高、C低，可以独立地任意组合，一共可有16种组合方式。输入时序53一、方式0基本输入输出方式输入时序531)CPU在发出读信号前，先发出地址信号，使8255的片选及各寄存器有效。2)在CPU发出读信号之前，外设已将欲输入的数据送入8255A的数据总线缓冲器。3)8255A数据总线缓冲器中的数据必须保持到读信号消失后才结束。4)读脉冲宽度至少大于300ns。5)在整个输入数据期间，地址信号保持有效。541)CPU在发出读信号前，先发出地址信号，使8255的片选输出时序1)地址信号必须先有效；2)写脉冲大于400ns；3)数据在写信号结束前有效，且能在写信号结束后保持一段时间；4)在写信号结束后，不超过350ns，数据出现在8255的输出锁存器中。55输出时序1)地址信号必须先有效；2)写脉冲大于400ns在方式0中，可利用C口的各位信号线做应答信号，配合A,B口的输入输出操作。图中,8255地址为02A0H~02A6H根据开关情况来控制LED。(开关闭合灯亮)，写出控制程序。分析：A口输入，方式0；B口输出，方式0控制字：1001×00×90HMOVDX,2A6HMOVAL,90HOUTDX,ALMOVDX,2A0HINAL,DXMOVDX,2A2H

OUTDX,AL56在方式0中，可利用C口的各位信号线做应答信号，配合A,B口打印机工作顺序(过程)1)数据与STB信号一起送入打印机，STB相当于启动信号，启动打印机接受数据；2)打印机处理数据，这时BUSY为高，表示“忙”，ACK为高，表示打印机输入缓冲器还未接收好数据；3)ACK为低，打印机输入缓冲器接收好数据，但由于打印机内部机械动作较慢，此时数据还未打印好，故BUSY为1，表示“忙”。4)打印机打印好数据，BUSY为低，且ACK为低，应答主机。57打印机工作顺序(过程)57CPU经8255与打印机连接，8255地址：80H~83H，打印从BUF缓冲区开始的100个字符。分析：8255A口方式0输出，C口高半位输出，C口低半位输入，控制字：10000××181H步骤：1)查看PC2；2)发送PA;3)发送PC7。58CPU经8255与打印机连接，8255地址：80H~83H，8255地址80H~83H，控制字81HMOVAL,81HOUT83H,ALMOVAL,0FHOUT83H,ALLEASI,BUFMOVCX,100;设置PC7为1，不启动打印机L:INAL,82HANDAL,04HJNZLMOVAL,[SI]OUT80H,ALMOVAL,0EHOUT83H,ALCALLdelayMOVAL,0FHOUT83H,ALINCSIDECCXJNZLHLT;读C口;判断PC2;发送字符;PC7置0;PC7置1;下一个字符;忙,等待598255地址80H~83H，控制字81HMOVAL,二、方式1选通输入输出方式(应答方式)1.特点1)A口或B口工作在方式1时，C口各位做联络应答信号线，其各位的含义是固定的，不可用软件改变；2)各位联络信号都有固定的时序(自动进行)3)在输入输出操作中，产生固定格式的状态字，这些状态信息可供CPU查询或向CPU申请中断。CPU从端口C中读取状态字。4)方式1为单向传送，初始化后只能向一个方向上传送，若要反方向传送必须再次初始化。60二、方式1选通输入输出方式(应答方式)1.特2.方式1下输入操作的联络信号线定义及时序指定了C口的3根线作为A口的联络线。:外设送入的选通信号，与外设数据一起送入，相当于8255A的启动信号。选通信号宽度至少为500ns，由外设撤销该信号。IBFA:InputBufferFull,输入缓冲器满，高有效，由8255发往外设，表示8255收到数据，但未被CPU取走，通知外设不可再送数据；当其为低时，表示CPU已取走数据，允许外设送新的数据。612.方式1下输入操作的联络信号线定义及时序指定了C口的3根INTRA:8255向CPU申请中断，高有效，请求CPU中断。INTR为高有3个条件:1)STB为高，即数据已打入8255；2)IBF为高，即8255已收到数据；3)INTE(中断请求允许)为高，即8255允许以中断方式应答。

INTRA为高，通知CPU可以取8255A口中的数。62INTRA:8255向CPU申请中断，高有效，请求CPU中INTEA:InterruptEnable，中断允许信号，设置中断允许或屏蔽中断的信号。INTE没有外部引出端，由软件对C口某位进行置0或置1的操作实现。对A口，中断允许端是PC4，对B口，是PC2。置1允许中断，置0屏蔽中断。63INTEA:InterruptEnable，中断允许端口B在方式1输入下各个联络线的定义与端口C完全一样，只是占用C口的联络线与端口A不同。其中，其中断屏蔽允许位是PC2。64端口B在方式1输入下各个联络线的定义与端口C完全一样，只是占PC0~2属于B口联络线，PC3~5属于A口联络线，PC6，PC7没有被重新定义，仍可作为基本I/O口使用，属于C口的高半部分，在控制字中定义其输入输出特性。65PC0~2属于B口联络线，PC3~5属于A口联络线，PC6，工作时序66工作时序661)数据与STB由外设进入8255，STB为低，通知8255接受数据。2)8255收到STB信号，将IBF置为1，通知外设禁止再送入数据，同时接受数据。3)STB信号是由外设发出，一般有效500ns。4)具备3个条件：STB为高，IBF为高，INTE为高，8255向CPU发中断申请信号，通知CPU取走数据。5)CPU接到中断申请后，响应中断，向8255相应端口发读信号，6)读信号的下降沿复位中断申请，7)上升沿复位8255向外设发的禁止输入信号，外设得以向8255发送下一数据。671)数据与STB由外设进入8255，STB为低，通知8256868外设8255ACPU(1)STB(2)IBF(3)INTR(4)RD69外设8255ACPU(1)STB(2)IBF(3)IN3.方式1下输出操作的联络信号线定义及时序指定了端口C的3根线做其联络信号线。:OutputBufferFull,输出缓冲器满，8255A接到CPU送来的数据后，将数据连带这个信号一起送往外设，这个信号相当于启动信号，通知外设开始接收数据。703.方式1下输出操作的联络信号线定义及时序指定了端口C的3:外设应答信号，外设送入8255，低有效，持续一段时间后由外设撤销。有效时表示外设已接到数据，这个信号可以将OBF变高，表示CPU可以进行下一次传输。INTR：中断请求信号，由8255发往CPU，高有效，为高的条件是：WR、OBF、ACK和INTE均为高电平，分别表示为：WR为高：CPU已写完一个数据；OBF为高：输出缓冲器已空；ACK为高：外设应答信号结束。表明外设收到数据；INTE为高：8255允许中断。71:外设应答信号，外设送入8255，低有效，持续一段时间后由INTEA:InterruptEnable，中断允许信号，设置中断允许或屏蔽中断的信号。INTE没有外部引出端，由软件对C口某位进行置0或置1的操作实现。对A口，中断允许端是PC6，对B口，是PC2。置1允许中断，置0屏蔽中断。A口与输入不同。72INTEA:InterruptEnable，中断允许端口B在方式1输出下各个联络线的定义与端口C完全一样，只是占用C口的联络线与端口A不同。其中，其中断屏蔽允许位是PC2。其占用的联络线与输入时一样，但联络线的定义不同。73端口B在方式1输出下各个联络线的定义与端口C完全一样，只是占PC0~2属于B口联络线，PC3，PC6，PC7属于A口联络线，PC4，PC5没有被重新定义，仍可作为基本I/O口使用，属于C口的高半部分，在控制字中定义其输入输出特性。74PC0~2属于B口联络线，PC3，PC6，PC7属于A口联络输出时序：75输出时序：751)CPU在INTR为高的情况下WR信号有效，通过DB向8255写入数据；2)WR信号的上升沿使INTR为低，禁止CPU继续向8255发送数据；3)WR信号的上升沿使OBF信号有效，通知外设取走8255端口的数据；同时，CPU输入的数据也出现在8255相应的端口上；4)外设取走数据，向8255发送应答信号，5)其下降沿复位OBF，6)其上升沿复位INTR，使中断申请信号有效，8255得以继续向CPU申请中断，输出下一个数据。761)CPU在INTR为高的情况下WR信号有效，通过DB向8外设8255ACPU(1)WR(2)OBF(3)ACK(4)INTR77外设8255ACPU(1)WR(2)OBF(3)ACK(4.方式1的状态字在方式1下8255有固定的状态字，反应了当前8255正在工作的各种状态，即其内部各寄存器的状态，供CPU查询，CPU通过读写8255的端口C可以获取状态字。状态字是8255在输入输出过程中由内部自动产生的，由C口读取，与端口C在芯片外部的引脚无关。784.方式1的状态字在方式1下8255有固定的状态字，反应了D7D6D5D4D3D2D1D0A组B组输入：D7D6D5D4D3I/OI/OIBFAINTEAINTRA输出：D7D6D5D4D3OBFAINTEAI/OI/OINTRAD2D1D0INTEBIBFBINTRBD2D1D0INTEBOBFBINTRB状态字中CPU可以查询的状态输入是IBF和INTR，输出是OBF和INTR，但一般INTR更可靠。如果中断允许INTE为0(禁止中断)，则INTR无效。但如果CPU禁止8255中断，一般在硬件上不接INTR管脚，而INTE依然置1，供CPU查询INTR。79D7D6D5D4D3D2D1D0A组B组输入：D7D6D5D8255A工作在方式1控制微型打印机应用实例分析：PA端口与打印机的数据线相连；OBF(PC7)与打印机的STB相连，启动打印机；ACK(PC6)与打印机的ACK相连，打印机取走数据；ACK信号通知8255数据已被取走，该信号自动使OBF为高，但由于打印机速度很慢，因此在打印时，会发出BUSY信号，此时，需查询BUSY为低才可以完成一次数据传输。所以用PC4接BUSY，设置为输入。808255A工作在方式1控制微型打印机应用实例分析：PA端口与8255地址：200H~206H控制字：10101×××A8HLEASI,BUFMOVCX,100MOVDX,206HMOVAL,0A8HOUTDX,ALL1:MOVAL,[SI]MOVDX,200HOUTDX,ALMOVDX,204HL2:INAL,DXANDAL,80HJZL2L3:INAL,DXANDAL,10HJNZL3INCSIDECCXJNZL1HLT;写控制字;A口输出数据;读状态字;查看OBF是否为高;读C口;查看PC4818255地址：200H~206H控制字：10101×××利用中断申请INTR查询地址：80H~83H,控制字A8H允许中断，设置PC6为1控制字：0×××110

10DHLEASI,BUFMOVCX,100MOVAL,0A8HOUT83H,ALMOVAL,0DHOUT83H,ALL1:MOVAL,[SI]OUT80H,ALL2:INAL,82HANDAL,08HJZL2L3:INAL,82HANDAL,10HJNZL3INCSIDECCXJNZL1HLT;A口输出数据;读状态字;查看INTR是否为高;读C口;查看PC482利用中断申请INTR查询地址：80H~83H,控制字A8H三、方式2双向应答式输入输出方式该方式只能用于端口A，指定A口既作入口又作输出口，可采用中断或查询方式与CPU交换数据，C口用5个高位数位为A口提供应答信号。这时，端口B仍可以方式0或方式1工作。83三、方式2双向应答式输入输出方式该方式只能用于输出输入方式2的信号联络线实际上是方式1输入输出的组合。84输出输入方式2的信号联络线实际上是方式1输入输出的组合。84同样，方式2的时序实际上也是方式1的输入与输出的时序的组合。当一个外设既可以用作输入也可以用作输出时，将其接口初始化为方式2，这样输入输出就不用再重新初始化了，具体某个时刻是输出操作还是输入操作由程序来控制，CPU可以通过中断或查询状态字来控制程序进程。85同样，方式2的时序实际上也是方式1的输入与输出的时序的组合。方式2的输入与输出是一个中断源，因此，在中断处理程序中还应该查询8255的状态字，进一步识别是输入申请中断还是输出申请中断，来启动不同的处理程序。86方式2的输入与输出是一个中断源，因此，在中断处理程序中还应该方式2的状态字D7D6D5D4D3OBFAINTE1IBFAINTE2INTRA输入：INTRAINTEAIBFAI/OI/OD3D4D5D6D7输出：INTRAI/OI/OINTEAOBFAD3D4D5D6D7方式1输出输入两个中断允许位INTE1和INTE2要分别设置。在中服中要查询OBF和IBF两位，看是哪个操作在申请中断。87方式2的状态字D7D6D5D4D3OBFAINTE1IBFA第七章接口与串并行通信88第七章接口与串并行通信1第一节CPU与外设之间的数据传输89第一节CPU与外设之间的数据传输2为了使CPU能适应各种各样的外设，就需要在CPU与外设之间增加一个接口电路，由它完成相应的信号转换、速度匹配、数据缓冲等功能，以实现CPU与外设的连接，完成相应的输入输出操作。一个接口的基本作用是在系统总线和I/O设备之间架起一座桥梁，以实现CPU与I/O设备之间的信息传输。90为了使CPU能适应各种各样的外设，就需要在CPU与外设之间增接口的功能：寻址功能识别是否是I/O口的操作信号，识别是否为端口的片选信号，识别是芯片的哪个寄存器被访问。2)输入/输出功能根据CPU通过控制总线送来的读写信号决定是输入操作还是输出操作。3)可编程功能有些接口具有可编程特性，可以通过指令设定接口的工作方式，工作参数，以满足不同外设的要求。91接口的功能：44)数据转换功能当外设提供的数据形式不是CPU能直接接受的形式时，则通过接口转换成CPU可接受的形式。如A/D，串/并转换等，反之也一样。5)联络功能当CPU要访问外设时，首先要查询外设状态，能否接受访问，接口应将外设状态准备好，供CPU查询；或向CPU发特定的信号通知外设已准备好。6)数据缓冲功能主机与外设速度相差很大，为了防止数据丢失，I/O接口均设有双向数据缓冲器。924)数据转换功能57)中断管理功能有专门的中断管理接口，能完成中断判优、中断屏蔽，向CPU送入中断类型码等功能。8)错误检测功能多数可编程芯片都能自动检测出传输过程中出现的错误。传输错误，如串口中的奇偶校验覆盖错误9)复位功能能接受主机的复位信号，使系统重新启动。10)时序控制功能接口电路具有自己的时钟，以满足外设在时序方面的要求937)中断管理功能6I/O端口的编址方式：统一编址I/O与存储器(RAM)的地址不重复，读写指令一致，只是根据地址来区分操作对象是RAM还是I/O。优点：无需专门的I/O指令，对I/O操作指令丰富，可进行算术和逻辑运算缺点：占用存储器地址，因外设功能各不相同，需要复杂的电路进行时序配合。RD/WR0000H1FFFH2000H2FFFH存储器I/O一致的读写信号94I/O端口的编址方式：统一编址RD/WR0000H1FFFH2)独立编址I/O与存储器(RAM)的地址重复，用不同的读写信号和指令区分。存储器读写：MEMW，MEMR，I/O读写：IOR，IOW(PC/XT)优点：电路简单，不占用MEM空间；缺点：I/O指令单一。INAL,10HOUT10H,ALAND[SI],AXADD[DI],BX952)独立编址INAL,10HAND[SI],28引脚，存储器、I/O控制信号，输出。(Memory/InoutandOutput)用来控制CPU进行的是对存储器的访问还是对外部输入输出口的访问.高电平为对存储器的访问,低电平为对I/O口的访问，具体的高低电平由指令(软件)控制。存储器/IO选择9628引脚，存储器、I/O控制信号，输出。(Memory/In指令不同,高低电平不同,操作的对象也不同97指令不同,高低电平不同,操作的对象也不同10输入输出传送方式无条件传送方式假设外设已经准备就绪，不查询外设状态，直接执行I/O指令进行数据传输。一个口地址，两个端口端口地址98输入输出传送方式无条件传送方式一个口地址，两个端口端口地址1当外设作输入设备，输入数据的保持时间相对于CPU的处理时间长，所以可以直接用缓冲器；外设作为输出设备，由于外设速度比较慢，CPU的数据必须在接口保持一段时间，因此必须采用锁存器。无条件传输时，输出时，必须确认输出锁存器的原数据无效，才能正确输出；输入时，必须认为输入缓冲器中的数据已准备好，否则读取错误。99当外设作输入设备，输入数据的保持时间相对于CPU的处理时间长例：图中二极管接口电路，欲使LED自上而下依次发光2s，编写控制程序。分析：因为LED总是准备好，为无条件输出。地址：10H，用OUT语句向对应的数据线写0。第一次：01111111第二次：10111111……最后：11111110MOVAL,7FHLOP:OUT10H,ALCALLdelay2sRORAL,1JMPLOP100例：图中二极管接口电路，欲使LED自上而下依次发光2s，编写2)条件传送方式也称为查询方式，一般查询传输时一个I/O设备有两个端口地址，一个为数据口地址，一个为状态口地址。CPU先读取状态口的数据，看看当前外设的状态准备好没有，若准备好则开始读写数据口，传输数据；若未准备好则循环读取状态口地址等待外设准备好。1012)条件传送方式14查询式输入如图，状态线占用一根数据线D0，STB是选通信号，在输入时随着数据一起从输入端口出现，是表示输入数据已就绪的状态信号。CPU先读状态口，若状态就绪，再读数据口。数据口42H状态口40HSTROBE:选通信号102查询式输入如图，状态线占用一根数据线D0，STB是选通信号，1)外设未准备好，STB为高，D触发器无脉冲，CPU读状态口(40H),打开缓冲器(1),读出DB0为低,表示未准备好。1031)外设未准备好，STB为高，D触发器无脉冲，CPU读状态2)外设准备好，STB为低，a.

打开锁存器，将输入数据锁存起来；b.STB有下降沿脉冲，使Q为高，CPU读状态口(40H)读入的DB0为高，表示数据有效，程序转而读数据口42H。状态改变1042)外设准备好，STB为低，a.打开锁存器，将输入数据3)读数据口42H，a.

打开缓冲器(2)，读数据线，这时，缓冲器(1)高阻，所以数据线上是输入设备的数据；b.

同时，读数据口的控制线将D触发器清零。Q端输出0，下次再读状态口时读入的DB0为0，表示数据未准备就绪。4)重复1),2),3)步骤1053)读数据口42H，a.打开缓冲器(2)，读数据线，这从输入设备上输入1000个字节的数据，传送到存储器的缓冲区，外设数据端口42H，状态端口40H，状态线为DB0DATASEGMENTBUFFERDB1000DUP(?)DATAENDS……CODESEGMENTASSUMECS:CODE,DS:DATA …… ……LEASI,BUFFERMOVCX,1000LOP:INAL,40H;读状态口

TESTAL,01H;判断数据是否就绪JZLOP;未就绪,重复读取INAL,42H;读数据口MOVBYTEPTR[SI],ALINCSILOOPLOPHLT106从输入设备上输入1000个字节的数据，传送到存储器的缓冲区，查询式输出如图，OBF(OutputBufferFull):输入信号，为1表示输出缓冲器满，即数据已经到外设输入口；ACK(Acknowledge):

输出信号，应答，为0表示数据已被外设取走，可以发送下一个数据。数据口62H状态口60HOBFACK107查询式输出如图，数据口62H状态口60HOBFACK201)CPU输出数据，锁存器选通，将数据输入锁存器，同时，D触发器有脉冲，使OBF为1，通知外设取数据。1081)CPU输出数据，锁存器选通，将数据输入锁存器，同时，D2)CPU读状态口，因为外设速度较慢，数据输入后有个读取的过程，所以外设未完全取走数据时，ACK信号为高，因此读取的DB0为高，表示外设还未将数据取走，CPU不能送入下一个数据。状态口DB0为11092)CPU读状态口，因为外设速度较慢，数据输入后有个读取的3)外设取走数据，ACK信号为低，将D触发器清零，Q端输出为0，因此读取状态口的DB0为低，表示外设已将数据取走，CPU可以继续送入下一个数据。状态口DB0为04)重复1),2),3)步骤1103)外设取走数据，ACK信号为低，将D触发器清零，Q端输出将BUFFER区50个字节输出，外设数据端口62H，状态端口60H，状态线为DB0。DATASEGMENTBUFFERDB50DUP(‘3’)DATAENDS……CODESEGMENTASSUMECS:CODE,DS:DATA …… ……LEASI,BUFFERMOVCX,50LOP:MOV

AL,[SI]OUT62H,AL;输出数据LOP1:INAL,60H;读取状态口TESTAL,01H;判断外设是否取走数据JNZLOP1;未取走,等待INCSI;取走,输出下一个LOOPLOPHLT111将BUFFER区50个字节输出，外设数据端口62H，状态端口3)中断传送方式4)DMA(DirectMemoryAccess)传送方式I/OCPU(AL,AX)存储器1123)中断传送方式I/OCPU(AL,AX)存储器25PC机I/O端口地址分配虽然PC机的I/O地址线可有16根，对应的I/O编址可达64K字节，但由于IBM公司当初设计微机主板及规划接口卡时，其端口地址译码是采用非完全译码方式，即只考虑了低10位地址线A0～A9，而没有考虑高6位地址线A10～A15，故其端口地址范围是0000H～03FFH，总共只有1024个端口，且将前512个端口分配给了主板，后512个端口分配给了扩展槽上的常规外设。113PC机I/O端口地址分配26后来在PC/AT系统中，作了一些调整，其中前256个端口(000H～0FFH)供系统板上的I/O接口芯片使用，后768个(100H～3FFH)供扩展槽上的I/O控制卡使用。目前，高档微机中使用16根地址线，共64K个8位I/O端口地址。114后来在PC/AT系统中，作了一些调整，其中前256个端口(0I/O芯片名称端口地址DMA控制器1000~01FHDMA控制器20C0~0DFHDMA页面寄存器080~09FH中断控制器1020~03FH中断控制器20A0~0BFH定时器040~05FH键盘接口060~06FHRT/CMOSRAM070~07FH协处理器0F0~0FFH系统板上接口芯片的端口地址I/O接口名称端口地址游戏控制卡200~20FH并行口控制卡1370~37FH并行口控制卡2270~27FH串行口控制卡13F8~3FFH串行口控制卡22F0~2FFH标准卡(用户)300~31FH同步通信卡13A0~3AFH同步通信卡2380~38FH单显MDA3B0~3BFH彩显CGA3D0~3DFH彩显EGA/VGA3C0~3CFH硬驱控制卡1F0~1FFH软驱控制卡3F0~3F7HPC网卡360~36FH扩展槽上接口控制卡的端口地址115I/O芯片名称端口地址DMA控制器1000~01FHDMA控允许用户使用的端口地址是300H～31FH。这一段地址是留给用户在开发IBM_PC系列机插板(功能模块)时，使用的端口地址，系统不会占用。除已分配的地址外，其余的地址由厂商保留使用。116允许用户使用的端口地址是300H～31FH。这一段地址是留给I/O端口地址的选用原则1)凡是被系统配置所占用的地址一律不能使用；2)原则上讲，未被占用的地址，用户可以使用，但对计算机厂家声明保留的地址，不要使用。否则，会发生I/O端口地址重叠和冲突，造成用户开发的产品与系统不能兼容。3)一般，用户可使用300～31FH地址。但是,由于每一个用户都可以使用,所以为了避免与其他用户开发的插板发生地址冲突,最好采用地址开关。117I/O端口地址的选用原则30第二节可编程并行接口8255A118第二节可编程并行接口8255A31并行接口概念并行通信就是把一个字符的各数位用几条线同时进行传输，并行通信的信息传输速度快，信息率高。用于数据传输要求较高，距离较短的场合。并行通信没有标准化，没有对同步和异步传输的严格定义。如果CPU用一个时序信号来管理接口和设备的动作，这样的并行传输称为同步传输；如果CPU和接口设备之间只用应答信号联系，这样的传输称为异步传输。119并行接口概念328255A的内部结构8255A是Intel系列的并行接口芯片，它是可编程的，可以用来设置其工作方式，不需要再附加外部电路。1208255A的内部结构8255A是Intel系列的并行接口芯片接口的功能：寻址功能识别是否是I/O口的操作信号，识别是否为端口的片选信号，识别是芯片的哪个寄存器被访问。2)输入/输出功能根据CPU通过控制总线送来的读写信号决定是输入操作还是输出操作。3)可编程功能有些接口具有可编程特性，可以通过指令设定接口的工作方式，工作参数，以满足不同外设的要求。121接口的功能：344)数据转换功能当外设提供的数据形式不是CPU能直接接受的形式时，则通过接口转换成CPU可接受的形式。如A/D，串/并转换等，反之也一样。5)联络功能当CPU要访问外设时，首先要查询外设状态，能否接受访问，接口应将外设状态准备好，供CPU查询；或向CPU发特定的信号通知外设已准备好。6)数据缓冲功能主机与外设速度相差很大，为了防止数据丢失，I/O接口均设有双向数据缓冲器。1224)数据转换功能357)中断管理功能有专门的中断管理接口，能完成中断判优、中断屏蔽，向CPU送入中断类型码等功能。8)错误检测功能多数可编程芯片都能自动检测出传输过程中出现的错误。传输错误，如串口中的奇偶校验覆盖错误9)复位功能能接受主机的复位信号，使系统重新启动。10)时序控制功能接口电路具有自己的时钟，以满足外设在时序方面的要求1237)中断管理功能36数据端口A,B,C：3个8bit数据端口，有各自的特点端口A1个8bit的数据输入锁存，一个8bit的数据输出锁存；2)端口B1个8bit的数据输入缓冲，一个8bit的数据输出锁存3)端口C1个8bit的数据输入缓冲，一个8bit的数据输出锁存；端口C常常被分成2个4位端口，分别作为端口A和端口B的输入输出控制线和状态信号线，与端口A、端口B配合使用。124数据端口A,B,C：3个8bit数据端口，有各自的特点2.A组控制和B组控制接受CPU对控制端口的命令(控制字)，可以独立地设置8255A中3个端口的工作方式。3.数据总线缓冲器双向三态8bit数据缓冲器，与CPU的数据总线相连，同时与8255A的内部数据总线相连，接受从CPU发出的控制字,输入输出数据,同时也向CPU传输8255A的状态字。4.读写控制逻辑电路接受CPU发送的读写信号，其中A0,A1寻址8255A内部寄存器，共有3个数据端口，1个控制端口。1252.A组控制和B组控制接受CPU对控制端口的命令(控制字)2.8255A的引脚信号PA7~PA0,PB7~PB0,PC7~PC0与外设相连的独立地址的并行扩展口。D7~D0：与CPU的数据总线相连，传输8255A的命令字或I/O数据。RESET：高有效,8255A内部寄存器清零,3个端口均为输入。1262.8255A的引脚信号PA7~PA0,PB7~PB0,：片选信号，为低8255A开始工作：为低读有效，CPU可以从3个端口读入数据。：为低写有效，CPU可以向3个端口输出数据，同时利用写信号可以向8255A的控制口写控制命令，设置8255A的工作方式。127：片选信号，为低8255A开始工作：为低读有效，CPU可以从3.8255A的控制字控制字分两类，一类是控制并行口的工作方式的命令，一类是专门对C口各位的设置。这两类控制字占用一个地址，用命令的最高位D7位进行区分,所以控制字的最高位D7称为控制字标志位。为1为方式选择字,为0为端口C设置字。D7D6D5D4D3D2D1D0格式字A组工作方式A口I/OC口高半字节I/OB口工作方式B口I/OC口低半字节I/O100方式001方式11x方式21输入0输出1输入0输出0方式01方式11输入0输出1输入0输出

A方式选择控制字1283.8255A的控制字控制字分两类，一类是控制并行口的工作A1,A0：8255A内部寄存器地址寻址信号，8255A内部有4个端口，A,B,C与控制口。A1A0端口00A口01B口10C口11控制口129A1,A0：8255A内部寄存器地址寻址信号，8255A说明：1)

A口有3种工作方式方式0：基本I/O方式；方式1：单向选通I/O方式，输入或输出只能选一种；方式2：双向选通I/O方式，一次设置后通道既可以做输入又可以做输出。2)端口B有两种工作方式即方式0与方式13)A口和B口工作在方式0时，C口也可同时工作在方式0，且C口高半字节和低半字节可以分别独立工作。130说明：434)A口工作在方式1时，C口的高半字节成为A口的信号联络线，但B口仍可以独立工作。不要求A,B同为输入或输出。B口工作于方式1也是一样。5)A口工作于方式2，C口的大部分位线用于A口的信号联络线，B口仍可以独立工作于方式0或方式1。1314)A口工作在方式1时，C口的高半字节成为A口的信号联络线D7D6D5D4D3D2D1D0格式字A组工作方式A口I/OC口高半字节I/OB口工作方式B口I/OC口低半字节I/O100方式001方式11x方式21输入0输出1输入0输出0方式01方式11输入0输出1输入0输出一系统采用8255A作I/O接口，其控制口的地址为8BH，将端口A设置为方式0输入，端口B设置为方式1输出，则A口的地址为_____，B口地址为_____，控制字为_____。8BH10001011

10001000

88H

10001001

89H88H89HD7D6D5D4D3D2D1D01001010094H132D7D6D5D4D3D2D1D0格式字A组工作方式A口I/OJ1：A口，方式0，输出

B口，方式0，输入

C口高，输出C口低，输入J2：A口，方式0，输入

B口，方式1，输出

C口高，输出J1，J2地址A9A8A7A6A5A4A3A2A1A0J1J201××001000108H~10EH01××000000100H~106H133J1：A口，方式0，输出J2：A口，方式0，输入J1，J2地D7D6D5D4D3D2D1D0格式字A组工作方式A口I/OC口高半字节I/OB口工作方式B口I/OC口低半字节I/O100方式001方式11x方式21输入0输出1输入0输出0方式01方式11输入0输出1输入0输出J1：A口，方式0，输出;B口，方式0，输入;

C口高，输出;C口低，输入地址:108H～10EH控制字：D7D6D5D4D3D2D1D01000001183H13