天学会fpga-cpld课件第3章与基础

础第三章CPLD/FPGA础作复杂可编程逻辑器件CPLD/FPGA概CPLD/FPGA能做 如何使用如何获得CPLD软件开发系主要的CPLD/FPGA生产国外主要的CPLD/FPGA开发系CPLD（ComplexProgramableLogic－－复杂可编程逻辑FPGA（FieldProgramableGate－－现场可编程门两两者的功能基本相同，只是实现原理略故有时可以统称为复杂可编程逻辑器件或CPLD/FPGA复杂可编程逻辑器件CPLD/FPGA简CPLD/FPGA是80年代初期开始发展起来的一种数字电，是目前电子设计领域中最具和发展前途机的发明和使用CPLD/FPGA具有大量组成数字电路的最小单元——设置，故这种电路给我们带来了极大的复杂可编程逻辑器件CPLD/FPGA简介（续 XilinxAAla公司CPLD器件系列，它们开发较早，占用了较大的市 其它公司如：Lattice- ，Atmel、Lucent等也提供不同相关产 通常来说，在欧洲用Xilinx的人多， 和亚太地用ALTERA的人多， 则是平分秋色复杂可编程逻辑器件CPLD/FPGA简介（续CPLD集成度相对小一点，多用于2万门规模以下的设计，适FPGA，集成度较高 触发器多，多用于1万门以上大规模系统设计，和各种算法。 已有基于FPGA的SOPC器件问世，并得到广复杂可编程逻辑器件CPLD/FPGA简介（续 一般认为，复杂可编程逻辑器件CPLD/FPGA的单片集度大于1000门,而简单可编程逻辑器件SPLD的单片集成度1000SPLD除GAL外目前已较少使目前FPGA的单片集成度已超过1千万门，达到 公奔腾ⅣCPU的集成度。可以在这种高集成度的 上计CPU/DSP,实现SOPC用CPLD/FPGA能做什么可以不夸张的讲，CLD能完成任何数字器件的功能，直至实现单系统O。上至高性能的CU下至简单的CL如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法或硬件描述语言（HL，来自由的设计一个数字系统。通过DA软件仿真，可以事先验证设计的正确性。在PCB完成以后，还可以利用CPLD的修改使用CPLD来开发数字电路与系统，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性1、采用LSI/VLSI技术制造，高集成度（S。3、可编程改 的逻辑功能 可重复使用，具有ISPICR特性（ISP：InSystemProgramming在系统编程（ICR：InCircuitReconfigable,在电路重构4、有很高的逻辑布线能力，可以预测信号延迟，便于使用计机进行逻辑功能仿真与时CPLD/FPGA的主要特点（续5、有良好的设计加密功能，便于保护知 7、研制、开发时间较短，费用相对少8、必须借助开发系统才能设计、开发CPLD/FPGA 不同的厂家，对自己生产的可编程逻辑器件叫法不尽相XilinxXilinx－－把基于查找表技术、 工艺的可编程逻辑器件－－把基于乘积项技术、E2PROM（或FlashMEM） 与或与或阵列技FPGA(现场可编程门阵列)是Xilinx公司发 名（续AlteraAltera－－Altera公司把自己生产的可编程逻辑器件都叫作－－MAX系列采用乘积项技术、 工艺 由于CPLD/FPGA开发系统已由于CPLD/FPGA开发系统已发展得相当完善，一般用户可以不用详细了解CPLD/FPGA结构，就可以用自己的方法来完成要求的CPLD/FPGA 开发、使用CPLD需要掌握三部分的1、熟悉、了解 （硬件）2、掌握CPLD/FPGA开发系统（软件3、能对 进行编程配置（加载设计代码）如如原理图输入法、HDL语言输入法、波形输入法如何获得CPLD软件开发系统许多CPLD公司都提供免费的试用版或演示版提供，MaxplusII（Baseline版或E+MAX版－－ －－ 商索Foundation－－从 如何获得CPLD软件开发系统?（续这些免费软件已经能够满一般计的，然，要想软件功能更强大一些，只能 业版件。 主要的CPLD/FPGA生产厂世界上有多家公司生产CPLD/FPGA，主要的生产厂商1、Altera公司，主要的CPLD生产厂2、Xilinx公司，主要的FPGA生产厂3、Lattice公司，著名的CPLD生产厂4、 公司，著名的CPLD生产厂5、Cypress公司，著名的CPLD生产6、Atemal公司，著名的IC/MCU公司,也设计生产PLD产品7、Luccent公司，著名的通讯企业，也设计生产PLD产品国外主要的CPLD/FPGA开发系Xilinx:Foundation、ISE、:Altec:Active二、CPLDCPLD结逻辑宏可编程内可编程的I/O控制CPLD的性能特CPLDCPLD结构的 主要有Altera的MAX7000,MAX9000,MAX3000系（E2PROM工艺Xilinx的XC9500系列（Flash工艺Lattice,Cypress的大部分产品（E2PROM/Flash工艺CPLD结以MAX7000结构为例，其余基本类

逻辑块(LB)<或称逻辑阵列块可编程内连线可编程I/O控制块（I/OLB—LogicLB—Logic(逻辑块 (可编程内连线I/OB—I/O (可编程I/O控制块 (逻辑宏单元)PTA—Product－TermArray （乘积项阵列）PTD－Product－TermDistribution（乘积项分配（1）CPLD逻辑宏单元构成(MAX7000系列)。不同厂家、不同系列的品结构略有差异可编程连线PI负责信号传递，连接所有的逻辑宏单元，或与宏单元的连接I/O控制块(IOB)负责输入输出引脚的电气特性控制，比如可Altera公司的MAXAltera公司的MAX7000S（1）CPLD结MAX7000SInterconnectStructur（1）CPLD结LAB----LogicArrayBlock,has16macrocelLA

LA

LA

LA（3）可编（3）可编互连LA

LALA

LAIALA

LA（1）阵列（1）阵列LA

LA

LA

LAI/OControlBloc©1998AlteraCorporatio

I/O控制 结构（Altera的MAX7000S系列

可编程内连线（逻辑宏CPLD的逻辑宏单元主要包括与或阵列、触发器和多路选器等电路，能独立地配置为组合或时序工作方 ，称 Altera公司MAX7000SMAX7000SMacrocellStructur36SignalsFromPI

乘积选择矩Paralle

GlobalGlobalClea Cloc

fromI/OPinExpander

FastInputSelec

RegisterBypas

toI/OBloc逻辑阵

Product-TermSelectMatrix

ClocClear

CleaSele

可程触发Share LogicLogicArra©1998AlteraCorporatio

Expander

P（2）逻辑宏单“”最小项或门把按要求产生的乘积项“”图中图中的异或门用来控制组合逻辑函数的可编程触图右侧是一个可编程D触发器，它的时钟，清零输入都可以选择，可以使 的全局清零和全局时钟由图由图可见，CPLD的逻辑宏单元（也可称为逻辑单元LE）与的OLMC结构非常类似（2）－－将与阵列产生的乘积项分配给不同的宏单器件一般分配给每个宏单元的乘积项的数量是固定、、、、个。时允许一组扩展乘积单独地分配给一个宏单元或多个宏单元使用，扩展乘积固定乘积项延时要长。将乘积项用于特定的宏单元的概念称作乘积项引导（Product－TermSteering）相同的乘积项用于多个宏单元的概念称之为乘积项共（Product－TermSharing）产品不同，乘积项共享实现方法也不同（2）逻辑宏单元－MAX7000乘积项共享每每个宏单元提供一个共享扩并联扩展乘共并联扩展乘共享扩展乘（2）逻辑宏单元－乘积项共享或或门或或门由2个或门实现乘积项共享（2）归纳：归纳：I/OGAL：①乘积项共享结提高了各单元或门的使用效率，可实现较复杂的逻辑功能。GAL的只有1个触②多触发器和“隐埋”触每个逻辑宏单元内含有两个或两个以上的触发其中只有一个可与I/O引出端相连，其余均为“隐埋”触这种结构可提高资源（2）逻辑宏单③触发器类型可编程通过对输出触发器编程，可实现4D、T、J-K和R-S触发器它们与逻辑宏单元相配合，可实现多种逻辑电可编程内连线I分为基于阵列的内连线(P47图3.3)和基于多路选择(P48图3.4)固定长度。可编程的I/O 输入输出单元（I/O单元）要考虑以下一些要求能够兼容TTL和CMOS多种接口电压和接口标可配置为输入、输出、双向I/O、集电极开路和三态门等各种组态能提供适当的驱动电流，以直接驱动发光二极管等器降低功率消耗，防止过冲和减少电源噪IO单元分布于器件的四周，提供器件外部引脚 主要由触发器和缓冲器组 每个IOB控制一个外部引脚，可将其编程为输入、输出I/O功能，或集电极开路、三态门等可编程的I/O控制制制造工艺和电压0.25μm－internal2.5V,I/O3.3V0.18μm－internal1.8V,I/O2.5Vand3.3VCPLD的性能可多次编程、改写和擦除采用CMOSEPROM、EEPROM、FlashMemory和SRAM等编程技I/O端数和内含触发器可多达数百个，集成度远远高于和GAL有灵活多样的逻辑结构，可满足各种数字电路系统设计的 时间延迟与器件结构及逻辑连接等无关，可预测，易消除竞争 。有多位加密位，且器件等效数千个逻辑门以上，因此可杜绝编程数据 三、FPGA的组成与特FPGA基本结查找表可编程逻辑块输入/输出模块可编程互连线片内FPGA的性能三、FPGA的FPGA的编程配置元件都是SRAM乎无限，所以目前高集成度的可编程逻辑器件几乎 （1）FPGA基本结主要为查找表（LUT）结逻辑单元可编程逻辑块－ConfigurableLogicBlock逻辑单元

逻辑函数发生触发数据选择进位链、级联

可编程输入输出块—Input/Output

输入缓输出触发／锁存输出缓冲器组可编程连线资源－ProgrammableInterconnect

可编程逻辑Xilinx公司FPGA基本结构组（1）FPGA基本 LELE主要由一个组合逻辑函数发生器、几个触发器、若多路选选择器及控制电路（1）FPGA基本结 （1）FPGA基本结 查找表

(Look-Up- ▲理当用户通过理图HL个4入的逻辑电路，软件就会按设计要自动计逻电路的所有可能的结，并把该果事写入个M 。这样，当输入变量作为的地址信号输入时，预期的结果（出逻辑函就作的 了查找表 合逻辑）▲通过CLB的延时是固定常数例1：实现一个4输入与门组合逻辑例2：用多种门的组合逻辑 通过CLB的延时是固定常ZAB例3、查找表与与查找查找查找与与实现一个12入变量的函可编程逻辑块CLB是FPGA的主要逻辑函数发生器、数据选择器。 在Xilinx公司的合逻辑函数发生器、2个 XC4000XC4000的CLB基本结XC4000系列FPGA的CLB基本组合组合逻辑函数发生2个触发由由数据选择器组成控制电3变 它们分别是3变4F和H，对应的输出是G’ F’和H’。G和F有四个输 变量，H有3个输入变量4变 利用三个组合逻辑函 的中有两个边沿触发的 只要对 的数据选择器进行编程，逻辑函数发器G、F和H的输出就可以和触发器连接（或者不连接），实所需要的时序逻辑输出（或者组合逻辑函数输出） 输入/输出模块 D（4）输入/输出模块 DIOB分布于器件的四周，提供器件外部引脚 逻辑之的连接主要由触发器和缓冲器组每个IOB控制一个外部引脚，可将其编程为输入、输出或向I/O功能，或组合逻辑、寄存器逻辑、三态逻辑等可编程互连线 遍布器 ，提供高速可靠 连线。它将CLB之间CLB和IOB之间连接起来，构成复杂的逻 主要由 分布在阵列间的金线网和位SogableSwithMatrix）

CPLD采用固长度的连线FPGA使用分层连线资源结构，提供3种连接结－－单长线连接、双长线FPGA 。可编程互连线双双长（5）可编程互连线 通过编制程序，可控制开（5）可编程互连线 长线可以使两个相隔（非相邻）的CLB连接（5）可编程互连线 线和垂直长线 片内 在进行数字信号理、数据加密或数据压缩等复杂数，要用到 器。如果将 模块集成到LD芯片中，可简化设计，提高系统速度，还可减少数据 目前新一代。这种片内的速5s。（注意不是配置用的FPGA的片内RAM分为两类块分布式FPGA采用SRAM编程技术，具有高密度、高速度、高可靠性和低丰富的I/O端数和触发器，集成度远远高于PAL和GAL结构灵活，的CL、IOB和PI均可编程；强有力的组合逻辑函数发生器，可实现多个变量的任意逻辑。可满足各某些FPGA还提供片内高速RAM，可用于FIFO等的设每次上电时需进行数据配置；断电后，配置数据自动丢。时间延迟与器件结构及逻辑连接等有关，故信号传输时延不可预测。——缺点与CPLD的最大区别四、CPLD与FPGA的异CPLD与FPGA在很大程度上具有类似之处，概括起来，可以为它们都是由以下三部分共同组成输入/输出单逻辑块阵列，是PLD器件逻辑组成/对用户而言，CPLD与FPGA的结构虽有不同，但使用方编程技术与数据易外般采M 技编，且系统掉电，中的数据不丢适于数据的 。FPGA与CPLD 触发器结合起来实组FPGA与CPLD的区 利率FPGA多为细粒度结构。FPGA CPLCPLDCPLFPGA。FPGA与CPLD的区 布线结构与延时预性FPGA为非连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时难以预测求开发软件允许工程师对关键的路线给CPLD为CPLD另外，CPLD。CPLD与FPGA嵌嵌入式阵列EDAEDAOneofthe3biggestprovidersintheReprogrammableMAX+PLUSXC9500；FPGA：XC4000，Oneofthe3biggestprovidersintheworld.TheinventerofFPGA.ReprogrammablePLD），Oneofthe3biggestPLDprovidersintheworld.TheinventerofISPtechnology,GAL.（2002年新推出eX，MX，SX/SX-TheleaderofOTP（OneTimeProgrammable）FPGA.Widelyusedinspacefields.Altera 九十年代以后发展很快，是三大PLD供应商之一早期有MAX（第一代基于乘积项结构的后来有FLEX系列、APEX系列、ACEX2002年推出Cyclone（成本最低）、Stratix系列（高速、高密度）；2004年推出CycloneII系列、StratixIIMAXII系列（一代低成本MAXCPLD产品，采用新的查找表结构Altera公司的PLD的特点Altera品系列主要44351Altera公司千万门级的FPGA(SOC):Xilinx（赛灵思）FPGA的发明者（Xilinx公司于1985年首次推出FPGA老牌PLD公司 三大PLD供应商之 产品种类较CPLD：CoolRunner，XC9500系 开发软件Foundation——早期的开发工具，逐步被ISEISE——Xilinx公司集成开发ISE ck——Xilinx提供的免费开发软件，功能ISE少一些，可以从 嵌入式开发套件（）——w硬icoBaSystemGeneratorforDSP——配合Mathlab，在中完成数字信号处理的工Xilinx产品系列主要4648248187Xilinx公司千万门级的FPGA(SOC):Virtex-IIispLSI2000/5000/8000，MACH4/5，ispMACH4000(3Lattice（ispLSI2000/5000/8000，MACH4/5，ispMACH4000ISPISP（InSystemProgrammable）技术的发明者，ISP技术三大PLD供应商之一GAL器件最早由Lattice公司生产，于80年代初期推PLD产品 密度PLD和低密度PLD。主要产品