数电课件第四章组合逻辑电路

第四章组合逻辑电路4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争冒险4.4若干典型的组合逻辑集成电路4.5组合可编程逻辑器件4.6用VerilogHDL描述组合逻辑电路第四章组合逻辑电路4.1组合逻辑电路的分析熟练掌握组合逻辑电路的分析方法和设计方法；掌握编码器、译码器、数据选择器、数值比较器的逻辑功能及其应用；掌握加法器的功能及其应用；学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接；正确理解可编程逻辑器件。教学基本要求熟练掌握组合逻辑电路的分析方法和设计方法；教学基本要求4.1组合逻辑电路的分析目的：确定已知电路的逻辑功能。步骤：由逻辑图逐级写出各输出端的逻辑表达式化简和变换各逻辑表达式列出真值表根据真值表归纳逻辑电路的功能4.1组合逻辑电路的分析目的：确定已知电路的逻辑功能。步骤例：分析如图所示逻辑电路的功能。解：（1）写输出表达式

（2）列真值表（3）归纳逻辑功能三输入变量有奇数个1时，输出L=1，否则为0，即输入三位二进制码含奇数个1时，输出1为有效信号——称奇校验电路。例：分析如图所示逻辑电路的功能。解：（1）写输出表达式（例：分析以下逻辑电路的功能。解：（1）写输出表达式

（2）列真值表（3）分析功能半加器：即A、B为加数，S是它们的和，C是向高位的进位。一个逻辑函数其真值表（最小项表达式）是唯一的，而其逻辑功能实现电路不是唯一的。与非门构成的半加器由异或门及与门（与非门）实现的半加器例：分析以下逻辑电路的功能。解：（1）写输出表达式 （2）例：分析以下逻辑电路的功能解：（1）写输出表达式：（2）列真值表（3）归纳功能电路具有全加功能，Ai、Bi为加数，Ci-1为低位向本位进位数，Si为和，Ci为本位向高位的进位。例：分析以下逻辑电路的功能解：（1）写输出表达式：（2）列4.2组合逻辑电路的设计目的：已知功能，求（设计）电路。目标：电路简单，所用器件的数目和种类应尽量少（视具体情况而定）。步骤：根据功能要求设输入、输出变量，列真值表（逻辑抽象）根据真值表写输出表达式化简逻辑函数（根据真值表填卡洛图，化简逻辑函数）根据简化的逻辑表达式画出电路图4.2组合逻辑电路的设计目的：已知功能，求（设计）电路。例：某车间有3台设备，如有1台出现故障时黄灯亮，两台出现故障时红灯亮，三台都出现故障时红黄灯都亮，设计一个显示车间设备故障情况的电路，并用与非门加以实现。解：设3台设备分别为A、B、C（输入变量），有故障为1，无故障为0；黄、红灯分别为X、Y（输出变量），亮为1，不亮为0。列真值表：ABCXY0000000110010100110110010101011100111111化简变换逻辑函数表达式例：某车间有3台设备，如有1台出现故障时黄灯亮，两台出现故障画逻辑电路图画逻辑电路图用其他门实现实际上就是一个全加器用其他门实现实际上就是一个全加器例：设计一个裁决电路，1名主裁，3名副裁，主裁通过记2票，副裁通过记1票，设计一个少数服从多数的裁决电路，用与非门实现。

解：（1）设输入变量为A(主)、B、C、D(副)，输出变量为L，通过为1，不通过为0。

列真值表：（2）填卡洛图，化简⑶画逻辑图

ABCDL00000000100010000110010000101001100011111000010011101011011111001110111110111111例：设计一个裁决电路，1名主裁，3名副裁，主裁通过记2票，副1.设计一个电话机报警信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路74LS00（每片含4个2输入端与非门）实现。练习题2.设计一个判断输入4位二进制数的数值范围的电路，要求电路能够判断输入数值的范围（0～5；6～10；11～15）。1.设计一个电话机报警信号控制电路。电路有I0（火警）、4.3组合逻辑电路中的竞争冒险前面在分析和设计组合逻辑辑电路时，都没有考虑门电路延迟时间对电路的影响。实际上，由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。这一现象称为竞争冒险。4.3.1.产生竞争冒险的原因不考虑门的延时：考虑延时：不考虑门的延时：考虑延时：“1”冒险“0”冒险4.3组合逻辑电路中的竞争冒险前面在分析和设计组合逻辑辑竞争由于逻辑门存在延时时间，信号经由不同的路径达到某一会合点的时间有先有后的现象。冒险由于竞争而引起电路输出发生瞬间错误现象称为冒险。冒险表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。“0冒险”和“1冒险”统称冒险。

冒险现象的识别

可采用代数法来判断一个组合电路是否存在冒险，方法为：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为：

则存在“1”冒险则存在“0”冒险竞争由于逻辑门存在延时时间，信号经由不同的路径达到某一会合点若输入变量A＝B＝l，则有

，因此，该电路存在0冒险。

例：判断图示电路是否存在冒险。

逻辑函数是否存在冒险。若输入变量A＝B＝l，则有，因此，该电路存在0冒险。例：4.3.2竞争冒险的消除方法1.增加乘积项以避免互补项相加。在电路中，存在冒险现象。如在其逻辑表达式中增加乘积项AB，使其变为就不会产生冒险。2.发现并消去互补相乘项。在逻辑式中存在冒险现象。如将其变换为则在原来产生冒险的条件A＝C＝0时，L=0，不会产生冒险。3．输出并联滤波电容由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为4～20pF），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。4.3.2竞争冒险的消除方法1.增加乘积项以避免互补项相4.4若干典型的组合逻辑集成电路4.4.1编码器4.4.2译码器/数据分配器4.4.3数据选择器4.4.4数值比较器4.4.5算术运算电路4.4若干典型的组合逻辑集成电路4.4.1编码器4.44.4.1编码器1.编码器(Encoder)的定义与分类编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8。ASCII码中，用1000001表示字母A等。编码器：具有编码功能的逻辑电路。编码器的逻辑功能：能将每一个编码输入信号变换为不同的二进制的代码输出。如：BCD编码器－将10个编码输入信号分别编成10个4位码输出。8线-3线编码器－将8个输入的信号分别编成8个3位二进制数码输出。4.4.1编码器1.编码器(Encoder)的定义与分一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足关系:2n≥N。编码器分类：普通编码器和优先编码器普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。一般而言，N个不同的信号，至少需要n位二进制数编码。N和2.编码器的工作原理（1）普通编码器（4线－2线编码器）输入4个信号，要求有4个状态，输出取n位，使2n≥4，且n为最小正整数，n=2，2位二进制（输出）代码。真值表输入输出I0I1I2I3Y1Y0100000010001001010000111逻辑表达式2.编码器的工作原理（1）普通编码器（4线－2线编码器）输逻辑电路图分析①当I0~I3中某一个为1时，输出Y1Y0即为对应的代码；②当输入中有2个或2个以上的输入同时为1或全部为0，输出出现错误编码。输入输出I0I1I2I3Y1Y0100000010001001010000111逻辑电路图分析①当I0~I3中某一个为1时，输出Y1（2）优先编码器

定义：能够识别请求信号的优先级别并进行编码的逻辑部件。优先编码器举例（4线－2线）真值表输入输出I0I1I2I3Y1Y0100000×10001××1010×××111分析对于I0，只有当I1、I2、I3均为0，且I0为“1”时，输出才为00；对于I3，无论其他3个入端输入如何，只要I3输入有效电平“1”，输出即为11。I3

比I0优先，且它们的优先次序为：高I3、I2、I1、I0

低。（2）优先编码器定义：能够识别请求信号的优先级别并进行编码

逻辑表达式包含了无关项，故比前面的非优先编码器简单。输入输出I0I1I2I3Y1Y0100000×10001××1010×××111当I0=1，I1~I3均为0和I0~I3均为0时Y1Y0都是00，这两种情况无法区分。问题逻辑表达式包含了无关项，故比前面的非优先编码器简单。输左边十个按键代表输入的十个十进制数符号0～9，输入低有效，即某一按键按下，对应的输入为0。输出（A，B，C，D）对应的4位8421码。（3）键盘输入8421BCD码编码器逻辑图左边十个按键代表输入的十个十进制数符号0～9，输入低有效，即输入输出S9S8S7S6S5S4S3S2S1S0ABCDGS111111111100000111111111000001111111110100011111111101100101111111011100111111110111101001111101111101011111011111101101110111111101111101111111110001011111111110011真值表功能分析①输入低电平有效；②输入信号中有一个为有效电平时，GS=1，代表有信号输入；只有S0~S9均为高电平时GS=0，代表无信号输入，此时输出0000为无效代码，可区分两种情况下输出都是0的问题。缺点：同时按下两个或更多键时，将造成输出混乱。输入输出S9S8S7S6S5S4S3.集成电路编码器（1）CD4532（8线－3线优先编码器）（TTL：74148）I0～I7：信号输入端Y0～Y2：编码输出端EI：输入使能端EO：输出使能端GS：工作状态标志逻辑图逻辑图引脚图3.集成电路编码器（1）CD4532（8线－3线优先编码器真值表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEO0××××××××000001000000000000111×××××××11110101××××××110101001×××××1011010001××××10010100001×××011101000001××0101010000001×0011010000000100010真值表和功能表的区别与联系？功能分析①EI:高有效；GS:高有效；EO:高有效，

用于级连以构成多位编码器。编码器的优先级别依次为：7，6，5，4，3，2，1，0，当某一输入端有高电平输入，且比它优先级别高的输入端为低电平输入时，输出端才输出与之相对应的代码。如：输入端I5为高，而6、7端均为低时，才输出101。可以通过真值表推导出各输出端的逻辑表达式（略）真值表输入输出EII7I6I5I4（2）CD4532的应用用两片CD4532组成十六位输入的优先编码器。（1）当EI1＝0时，片（1）禁止编码，从而EO1＝0，所以片（0）也禁止编码，整个电路的编码输出L3L2L1L0=0000是非编码输出；（2）CD4532的应用用两片CD4532组成十六位输入（2）CD4532的应用用两片CD4532组成十六位输入的优先编码器。（2）当EI1＝1时，片（1）允许编码，若A15～A8均无有效电平输入，则EO1＝1，使EI0＝1，从而允许片（0）编码；

L3L2L1L0=0000～0111（对应A0～A7）（2）CD4532的应用用两片CD4532组成十六位输入（2）CD4532的应用用两片CD4532组成十六位输入的优先编码器。（3）当EI1＝1且A15～A8中存在有效电平输入时，EO1＝0，使EI0＝0，片（0）禁止编码；L3L2L1L0=1000～1111（对应A8～A15）结论：片（1）的优先级高于片（0），且A15的优先级最高。（2）CD4532的应用用两片CD4532组成十六位输入4.4.2译码器/数据分配器1.译码器的定义及功能译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号(即电路的某种状态)。译码器：具有译码功能的逻辑电路称为译码器。类型：①唯一地址译码器：将一系列的代码转换为与之一一对应的有效信号。

②代码变换器：将一种代码转换为另一种代码。常见的唯一地址译码器二进制译码器二－十进制译码器显示译码器4.4.2译码器/数据分配器1.译码器的定义及功能译译码器的功能：将每个输入的二进制代码译成对应的高、低电平信号。编码器的逻辑功能表输入输出I0I1I2I3Y1Y0100000010001001010000111译码器的逻辑功能表输入输出ABY0Y1Y2Y3001000010100100010110001编码器与译码器功能对比译码器的功能：将每个输入的二进制代码译成对应的高、低电平信号2.2线－4线译码器逻辑分析真值表逻辑表达式功能分析①为使能端，低电平有效（0工作，1不工作）；②A1、A0为码字(地址)输入端，4组数据分别代表4个不同的码字(地址)。③，4个输出端，分别对应4个码字（地址），低电平有效。逻辑图2.2线－4线译码器逻辑分析真值表逻辑表达式功能分析①

说明：①有n个输入端，2n个输出端和一个使能输入端。

②在使能端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出为无效电平。

3.集成电路译码器（1）二进制译码器二进制译码器的原理框图说明：①有n个输入端，2n个输出端和一个使能输入端。3.

74X139－双2线－4线译码器（X：HC－COMS；LS－TTL）74x139逻辑符号框外部的作为符号，表示外部输入或输出信号名称，字母上面的“－”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量上面的“－”号参与运算，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。逻辑符号说明74X139－双2线－4线译码器（X：HC－COMS；74HC138(74LS138)集成译码器逻辑符号引脚图逻辑图3个编码输入端3个控制端8个译码输出端74HC138(74LS138)集成译码器逻辑符号引脚图逻逻辑真值表逻辑表达式各表达式与最小项之间的对应关系？3线–8线译码器的8个输出是三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。逻辑真值表逻辑表达式各表达式与最小项之间的对应关系？3线–8

集成电路译码器的应用1）扩展（利用译码器的使能端可以方便地扩展译码器的容量

）例：用两片74138扩展为4线—16线译码器。当E=1时，两个译码器都禁止工作，输出全1。当E=0时，译码器工作。正常工作时：A3=0，高位片禁止，低位片工作，输出Y0～Y7由输入二进制代码A2AlA0决定；A3=1，低位片禁止，高位片工作，输出Y8～Y15由输入二进制代码A2AlA0决定如何用74138扩展为5线—32线译码器？集成电路译码器的应用1）扩展（利用译码器的使能端可以方便地2）实现组合逻辑电路由于译码器的每个输出端分别与一个最小项相对应，而一个逻辑函数可以表示成最小项表达式，因此辅以适当的门电路，便可实现任何组合逻辑函数。

例：用一个3线－8线译码器实现逻辑函数解：将3个使能端按允许译码条件处理，将输入变量X、Y、Z分别接到A2、A1、A0，对函数进行变换可得：2）实现组合逻辑电路由于译码器的每个输出端分别与一个最小项练习用一个3线－8线译码器实现全加器。问题若用3线－8线译码器实现一个变量超过3个的逻辑函数，应如何实现？练习用一个3线－8线译码器实现全加器。问题若用3线－8线译码3）构成数据分配器数据分配器：将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。其作用与图示的单刀多掷开关相似。3）构成数据分配器数据分配器：将一路输入数据根据地址选择码利用3线－8线译码器实现的数据分配器。逻辑表达式(EN=1)…如：当地址输入A2A1A0＝010时，对应的输入数据从Y2端输出。能否利用译码器实现数据的串—并转换，如能实现，如何实现？问题利用3线－8线译码器实现的数据分配器。逻辑表达式(EN=1)74HC138作数据分配器的真值表：（E1=0，E3=1，E2=D）要求输入数据D以取反的形式在输出端输出，应如何处理？问题74HC138作数据分配器的真值表：（E1=0，E3=1，E（2）二—十进制译码器74HC42真值表（其他六组伪码输入1010~1111各输出都为1）利用译码器如何构成顺序脉冲发生器（P149）（2）二—十进制译码器74HC42真值表（其他六组伪码输入1（3）七段显示译码器数字显示电路组成方框图最常用的显示器：半导体发光二极管和液晶显示器。

数码管显示数码管将十进制数码分为七段，每段为一个发光二极管，选择不同字段发光，显示不同字形。（3）七段显示译码器数字显示电路组成方框图最常用的显示器：半集成CMOS七段显示译码器74HC4511功能表逻辑符号集成CMOS七段显示译码器74HC4511功能表逻辑符号功能表（续）功能表（续）应用举例用74HC4511和必要的门电路构成24小时及分钟的译码电路，并将小时高位的零熄灭。

应用举例用74HC4511和必要的门电路构成24小时及分钟的4.4.3数据选择器1.数据选择器的定义与功能（1）定义数据选择：根据地址选择码从多路输入数据中选择一路，送到输出。能够实现数据选择功能的逻辑部件称数据选择器。它的作用与图示的单刀多掷开关相似。4.4.3数据选择器1.数据选择器的定义与功能（1）定义常用的数据选择器有4选1、8选1、16选1等多种类型。下面以4选1为例介绍数据选择器的基本功能、工作原理及设计方法。（2）4选1数据选择器1）逻辑电路图2）逻辑表达式常用的数据选择器有4选1、8选1、16选1等多种类型。下面以3）真值表4）功能分析①E为使能端，低电平有效；E=1时，所有与门被封锁，Y=0；②I0~I3为4个数据源输入端，Y为输出端；③S1、S0产生4个地址信号，分别控制4个与门的开闭，S1、S0的一种取值，使一个与门打开，使对应的一路数据通过，送达Y端。3）真值表4）功能分析①E为使能端，低电平有效；E=2．集成电路数据选择器（1）74HC151（集成8选1数据选择器）1个使能输入端8路数据输入端3个地址输入端2个互补输出端2．集成电路数据选择器（1）74HC151（集成8选1数据真值表逻辑表达式mi为S2S1S0的最小项。如S2S1S0=010，且使能有效，根据最小项的性质，只有m2为1，其余最小项为0，故得Y=D2，即只有D2传送到输出端。真值表逻辑表达式mi为S2S1S0的最小项。如S2S1S0=（2）数据选择器的应用1）扩展位的扩展一位8选1数据选择器扩展成两位8选1数据选择器（2）数据选择器的应用1）扩展位的扩展一位8选1数据选择器扩字的扩展8选1的数据选择器扩展成16选1的数据选择器字的扩展8选1的数据选择器扩展成16选1的数据选择器2）逻辑函数产生器当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。当Di＝1时，mi对应最小项出现在表达式中；当Di＝0时，则不出现。因此，控制Di就可以得到不同的逻辑函数。方法：①将函数变换成最小项表达式；②根据最小项表达式确定各数据输入端的二元常量；③将S2S1S0作为输入变量，D0~D7作控制信号，控制各最小项在输出函数中是否出现。同时使能端有效。当E=0时，Y是S2S1S0和输入D0~D7的与或函数。2）逻辑函数产生器当逻辑函数的变量个数和数据选择器的地址输入

例:用74LS151产生逻辑函数解：写最小项表达式例:用74LS151产生逻辑函数解：写最小项表达式例：用74HC151产生解：列真值表XYZL

00000011010101101001101011001111问题如何用8选1数据选择器实现一个逻辑变量超过3个的逻辑函数？一个有多个输出的逻辑问题，如何用数据选择器实现，如全加器？例：用74HC151产生解：列真值表XYZL0000003）实现并行数据到串行数据的转换例：74LS151实现8位并行数据到串行数据的转换Q2Q1Q0：000→001→010→011→100→101→110→111L：0→1→0→0→1→1→0→13）实现并行数据到串行数据的转换例：74LS151实现8位4.4.4数值比较器1．数值比较器的定义及功能

（1）定义数值比较——对两个位数相同的二进制整数进行数值比较并判定其大小关系。（2）1位数值比较器1位数值比较器的功能是比较两个1位二进制数A和B的大小，比较结果有三种情况，即：A＞B、A＜B、A＝B。4.4.4数值比较器1．数值比较器的定义及功能（1）真值表输入输出ABFA>BFA<BFA=B00001010101010011001逻辑表达式逻辑电路分析功能①A、B为两被比较数；②FA>B、FA<B、FA=B分别为三种情况下的比较结果，输出高为真。真值表输入输出ABFA>BFA<BFA=B0000（3）两位数值比较器（比较A：A1A0和B：B1B0）真值表输入输出A1B1A0B0FA>BFA<BFA=BA1>B1×100A1<B1×010A1=B1A0>B0100A1=B1A0<B0010A1=B1A0=B0000逻辑表达式FA>B＝(A1>B1)+(A1=B1)(A0>B0)FA<B＝(A1<B1)+(A1=B1)(A0<B0)FA=B＝(A1=B1)(A0=B0)（3）两位数值比较器（比较A：A1A0和B：B1B0）真值逻辑电路FA>B＝(A1>B1)+(A1=B1)(A0>B0)FA<B＝(A1<B1)+(A1=B1)(A0<B0)FA=B＝(A1=B1)(A0=B0)逻辑电路FA>B＝(A1>B1)+(A1=B12．集成数值比较器及其应用（1）集成数值比较器74HC8574HC85是典型的集成4位二进制数比较器。其比较原理于两位比较器相同。低位比较结果输入比较变量（A3A2A1A0和B3B2B1B0）2．集成数值比较器及其应用（1）集成数值比较器74HC85（2）集成数值比较器的应用1）单片应用一片74HC85可以对两个4位二进制数进行比较，此时级联输入端IA＞B

、IA＜B

、IA＝B应分别接0、0、1。当参与比较的二进制数少于4位时，高位多余输入端可同时接0或1。（2）集成数值比较器的应用1）单片应用一片74HC85可以对2）数值比较器的位数扩展①串联扩展方式

采用串联方式组成的8位数值比较器级联方式中比较结果是逐级进位的，工作速度较慢。级联芯片数越多，传递时间越长，工作速度越慢。2）数值比较器的位数扩展①串联扩展方式采用串联方式组成的②并联扩展方式采用并联方式组成的16位数值比较器②并联扩展方式采用并联方式组成的16位数值比较器4.4.5算术运算电路1.半加器和全加器（1）半加器：只能进行本位加数、被加数的加法运算而不考虑低位进位。输入输出被加数A

加数B和数S

进位数C0001101100101001真值表逻辑表达式逻辑图

4.4.5算术运算电路1.半加器和全加器（1）半加器：如果想用与非门组成半加器，则将上式用代数法变换成与非形式。如果想用与非门组成半加器，则将上式用代数法变换成与非形式。

（2）全加器：能同时进行本位数和相邻低位的进位信号的加法运算。输入输出Ai

Bi

Ci-1Si

Ci

0000010100111001011101110010100110010111真值表逻辑表达式（2）全加器：能同时进行本位数和相邻低位的进位信号的加法运算逻辑图逻辑图2.多位数加法器由全加器构成的4位串行进位加法器缺点速度受到进位信号的限制，运算速度较慢！改进采用超前进位加法器。（自学）3.减法运算（自学）2.多位数加法器由全加器构成的4位串行进位加法器缺点速度受4.5组合可编程逻辑器件4.6用VerilogHDL描述组合逻辑电路4.5组合可编程逻辑器件第四章组合逻辑电路4.1组合逻辑电路的分析4.2组合逻辑电路的设计4.3组合逻辑电路中的竞争冒险4.4若干典型的组合逻辑集成电路4.5组合可编程逻辑器件4.6用VerilogHDL描述组合逻辑电路第四章组合逻辑电路4.1组合逻辑电路的分析熟练掌握组合逻辑电路的分析方法和设计方法；掌握编码器、译码器、数据选择器、数值比较器的逻辑功能及其应用；掌握加法器的功能及其应用；学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接；正确理解可编程逻辑器件。教学基本要求熟练掌握组合逻辑电路的分析方法和设计方法；教学基本要求4.1组合逻辑电路的分析目的：确定已知电路的逻辑功能。步骤：由逻辑图逐级写出各输出端的逻辑表达式化简和变换各逻辑表达式列出真值表根据真值表归纳逻辑电路的功能4.1组合逻辑电路的分析目的：确定已知电路的逻辑功能。步骤例：分析如图所示逻辑电路的功能。解：（1）写输出表达式

（2）列真值表（3）归纳逻辑功能三输入变量有奇数个1时，输出L=1，否则为0，即输入三位二进制码含奇数个1时，输出1为有效信号——称奇校验电路。例：分析如图所示逻辑电路的功能。解：（1）写输出表达式（例：分析以下逻辑电路的功能。解：（1）写输出表达式

（2）列真值表（3）分析功能半加器：即A、B为加数，S是它们的和，C是向高位的进位。一个逻辑函数其真值表（最小项表达式）是唯一的，而其逻辑功能实现电路不是唯一的。与非门构成的半加器由异或门及与门（与非门）实现的半加器例：分析以下逻辑电路的功能。解：（1）写输出表达式 （2）例：分析以下逻辑电路的功能解：（1）写输出表达式：（2）列真值表（3）归纳功能电路具有全加功能，Ai、Bi为加数，Ci-1为低位向本位进位数，Si为和，Ci为本位向高位的进位。例：分析以下逻辑电路的功能解：（1）写输出表达式：（2）列4.2组合逻辑电路的设计目的：已知功能，求（设计）电路。目标：电路简单，所用器件的数目和种类应尽量少（视具体情况而定）。步骤：根据功能要求设输入、输出变量，列真值表（逻辑抽象）根据真值表写输出表达式化简逻辑函数（根据真值表填卡洛图，化简逻辑函数）根据简化的逻辑表达式画出电路图4.2组合逻辑电路的设计目的：已知功能，求（设计）电路。例：某车间有3台设备，如有1台出现故障时黄灯亮，两台出现故障时红灯亮，三台都出现故障时红黄灯都亮，设计一个显示车间设备故障情况的电路，并用与非门加以实现。解：设3台设备分别为A、B、C（输入变量），有故障为1，无故障为0；黄、红灯分别为X、Y（输出变量），亮为1，不亮为0。列真值表：ABCXY0000000110010100110110010101011100111111化简变换逻辑函数表达式例：某车间有3台设备，如有1台出现故障时黄灯亮，两台出现故障画逻辑电路图画逻辑电路图用其他门实现实际上就是一个全加器用其他门实现实际上就是一个全加器例：设计一个裁决电路，1名主裁，3名副裁，主裁通过记2票，副裁通过记1票，设计一个少数服从多数的裁决电路，用与非门实现。

解：（1）设输入变量为A(主)、B、C、D(副)，输出变量为L，通过为1，不通过为0。

列真值表：（2）填卡洛图，化简⑶画逻辑图

ABCDL00000000100010000110010000101001100011111000010011101011011111001110111110111111例：设计一个裁决电路，1名主裁，3名副裁，主裁通过记2票，副1.设计一个电话机报警信号控制电路。电路有I0（火警）、I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路74LS00（每片含4个2输入端与非门）实现。练习题2.设计一个判断输入4位二进制数的数值范围的电路，要求电路能够判断输入数值的范围（0～5；6～10；11～15）。1.设计一个电话机报警信号控制电路。电路有I0（火警）、4.3组合逻辑电路中的竞争冒险前面在分析和设计组合逻辑辑电路时，都没有考虑门电路延迟时间对电路的影响。实际上，由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。这一现象称为竞争冒险。4.3.1.产生竞争冒险的原因不考虑门的延时：考虑延时：不考虑门的延时：考虑延时：“1”冒险“0”冒险4.3组合逻辑电路中的竞争冒险前面在分析和设计组合逻辑辑竞争由于逻辑门存在延时时间，信号经由不同的路径达到某一会合点的时间有先有后的现象。冒险由于竞争而引起电路输出发生瞬间错误现象称为冒险。冒险表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。“0冒险”和“1冒险”统称冒险。

冒险现象的识别

可采用代数法来判断一个组合电路是否存在冒险，方法为：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（0或1）时，如果表达式能转换为：

则存在“1”冒险则存在“0”冒险竞争由于逻辑门存在延时时间，信号经由不同的路径达到某一会合点若输入变量A＝B＝l，则有

，因此，该电路存在0冒险。

例：判断图示电路是否存在冒险。

逻辑函数是否存在冒险。若输入变量A＝B＝l，则有，因此，该电路存在0冒险。例：4.3.2竞争冒险的消除方法1.增加乘积项以避免互补项相加。在电路中，存在冒险现象。如在其逻辑表达式中增加乘积项AB，使其变为就不会产生冒险。2.发现并消去互补相乘项。在逻辑式中存在冒险现象。如将其变换为则在原来产生冒险的条件A＝C＝0时，L=0，不会产生冒险。3．输出并联滤波电容由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为4～20pF），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒险现象的作用。4.3.2竞争冒险的消除方法1.增加乘积项以避免互补项相4.4若干典型的组合逻辑集成电路4.4.1编码器4.4.2译码器/数据分配器4.4.3数据选择器4.4.4数值比较器4.4.5算术运算电路4.4若干典型的组合逻辑集成电路4.4.1编码器4.44.4.1编码器1.编码器(Encoder)的定义与分类编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中，用1000表示数字8。ASCII码中，用1000001表示字母A等。编码器：具有编码功能的逻辑电路。编码器的逻辑功能：能将每一个编码输入信号变换为不同的二进制的代码输出。如：BCD编码器－将10个编码输入信号分别编成10个4位码输出。8线-3线编码器－将8个输入的信号分别编成8个3位二进制数码输出。4.4.1编码器1.编码器(Encoder)的定义与分一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足关系:2n≥N。编码器分类：普通编码器和优先编码器普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。一般而言，N个不同的信号，至少需要n位二进制数编码。N和2.编码器的工作原理（1）普通编码器（4线－2线编码器）输入4个信号，要求有4个状态，输出取n位，使2n≥4，且n为最小正整数，n=2，2位二进制（输出）代码。真值表输入输出I0I1I2I3Y1Y0100000010001001010000111逻辑表达式2.编码器的工作原理（1）普通编码器（4线－2线编码器）输逻辑电路图分析①当I0~I3中某一个为1时，输出Y1Y0即为对应的代码；②当输入中有2个或2个以上的输入同时为1或全部为0，输出出现错误编码。输入输出I0I1I2I3Y1Y0100000010001001010000111逻辑电路图分析①当I0~I3中某一个为1时，输出Y1（2）优先编码器

定义：能够识别请求信号的优先级别并进行编码的逻辑部件。优先编码器举例（4线－2线）真值表输入输出I0I1I2I3Y1Y0100000×10001××1010×××111分析对于I0，只有当I1、I2、I3均为0，且I0为“1”时，输出才为00；对于I3，无论其他3个入端输入如何，只要I3输入有效电平“1”，输出即为11。I3

比I0优先，且它们的优先次序为：高I3、I2、I1、I0

低。（2）优先编码器定义：能够识别请求信号的优先级别并进行编码

逻辑表达式包含了无关项，故比前面的非优先编码器简单。输入输出I0I1I2I3Y1Y0100000×10001××1010×××111当I0=1，I1~I3均为0和I0~I3均为0时Y1Y0都是00，这两种情况无法区分。问题逻辑表达式包含了无关项，故比前面的非优先编码器简单。输左边十个按键代表输入的十个十进制数符号0～9，输入低有效，即某一按键按下，对应的输入为0。输出（A，B，C，D）对应的4位8421码。（3）键盘输入8421BCD码编码器逻辑图左边十个按键代表输入的十个十进制数符号0～9，输入低有效，即输入输出S9S8S7S6S5S4S3S2S1S0ABCDGS111111111100000111111111000001111111110100011111111101100101111111011100111111110111101001111101111101011111011111101101110111111101111101111111110001011111111110011真值表功能分析①输入低电平有效；②输入信号中有一个为有效电平时，GS=1，代表有信号输入；只有S0~S9均为高电平时GS=0，代表无信号输入，此时输出0000为无效代码，可区分两种情况下输出都是0的问题。缺点：同时按下两个或更多键时，将造成输出混乱。输入输出S9S8S7S6S5S4S3.集成电路编码器（1）CD4532（8线－3线优先编码器）（TTL：74148）I0～I7：信号输入端Y0～Y2：编码输出端EI：输入使能端EO：输出使能端GS：工作状态标志逻辑图逻辑图引脚图3.集成电路编码器（1）CD4532（8线－3线优先编码器真值表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEO0××××××××000001000000000000111×××××××11110101××××××110101001×××××1011010001××××10010100001×××011101000001××0101010000001×0011010000000100010真值表和功能表的区别与联系？功能分析①EI:高有效；GS:高有效；EO:高有效，

用于级连以构成多位编码器。编码器的优先级别依次为：7，6，5，4，3，2，1，0，当某一输入端有高电平输入，且比它优先级别高的输入端为低电平输入时，输出端才输出与之相对应的代码。如：输入端I5为高，而6、7端均为低时，才输出101。可以通过真值表推导出各输出端的逻辑表达式（略）真值表输入输出EII7I6I5I4（2）CD4532的应用用两片CD4532组成十六位输入的优先编码器。（1）当EI1＝0时，片（1）禁止编码，从而EO1＝0，所以片（0）也禁止编码，整个电路的编码输出L3L2L1L0=0000是非编码输出；（2）CD4532的应用用两片CD4532组成十六位输入（2）CD4532的应用用两片CD4532组成十六位输入的优先编码器。（2）当EI1＝1时，片（1）允许编码，若A15～A8均无有效电平输入，则EO1＝1，使EI0＝1，从而允许片（0）编码；

L3L2L1L0=0000～0111（对应A0～A7）（2）CD4532的应用用两片CD4532组成十六位输入（2）CD4532的应用用两片CD4532组成十六位输入的优先编码器。（3）当EI1＝1且A15～A8中存在有效电平输入时，EO1＝0，使EI0＝0，片（0）禁止编码；L3L2L1L0=1000～1111（对应A8～A15）结论：片（1）的优先级高于片（0），且A15的优先级最高。（2）CD4532的应用用两片CD4532组成十六位输入4.4.2译码器/数据分配器1.译码器的定义及功能译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号(即电路的某种状态)。译码器：具有译码功能的逻辑电路称为译码器。类型：①唯一地址译码器：将一系列的代码转换为与之一一对应的有效信号。

②代码变换器：将一种代码转换为另一种代码。常见的唯一地址译码器二进制译码器二－十进制译码器显示译码器4.4.2译码器/数据分配器1.译码器的定义及功能译译码器的功能：将每个输入的二进制代码译成对应的高、低电平信号。编码器的逻辑功能表输入输出I0I1I2I3Y1Y0100000010001001010000111译码器的逻辑功能表输入输出ABY0Y1Y2Y3001000010100100010110001编码器与译码器功能对比译码器的功能：将每个输入的二进制代码译成对应的高、低电平信号2.2线－4线译码器逻辑分析真值表逻辑表达式功能分析①为使能端，低电平有效（0工作，1不工作）；②A1、A0为码字(地址)输入端，4组数据分别代表4个不同的码字(地址)。③，4个输出端，分别对应4个码字（地址），低电平有效。逻辑图2.2线－4线译码器逻辑分析真值表逻辑表达式功能分析①

说明：①有n个输入端，2n个输出端和一个使能输入端。

②在使能端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出为无效电平。

3.集成电路译码器（1）二进制译码器二进制译码器的原理框图说明：①有n个输入端，2n个输出端和一个使能输入端。3.

74X139－双2线－4线译码器（X：HC－COMS；LS－TTL）74x139逻辑符号框外部的作为符号，表示外部输入或输出信号名称，字母上面的“－”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量上面的“－”号参与运算，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。逻辑符号说明74X139－双2线－4线译码器（X：HC－COMS；74HC138(74LS138)集成译码器逻辑符号引脚图逻辑图3个编码输入端3个控制端8个译码输出端74HC138(74LS138)集成译码器逻辑符号引脚图逻逻辑真值表逻辑表达式各表达式与最小项之间的对应关系？3线–8线译码器的8个输出是三变量函数的全部最小项。基于这一点用该器件能够方便地实现三变量逻辑函数。逻辑真值表逻辑表达式各表达式与最小项之间的对应关系？3线–8

集成电路译码器的应用1）扩展（利用译码器的使能端可以方便地扩展译码器的容量

）例：用两片74138扩展为4线—16线译码器。当E=1时，两个译码器都禁止工作，输出全1。当E=0时，译码器工作。正常工作时：A3=0，高位片禁止，低位片工作，输出Y0～Y7由输入二进制代码A2AlA0决定；A3=1，低位片禁止，高位片工作，输出Y8～Y15由输入二进制代码A2AlA0决定如何用74138扩展为5线—32线译码器？集成电路译码器的应用1）扩展（利用译码器的使能端可以方便地2）实现组合逻辑电路由于译码器的每个输出端分别与一个最小项相对应，而一个逻辑函数可以表示成最小项表达式，因此辅以适当的门电路，便可实现任何组合逻辑函数。

例：用一个3线－8线译码器实现逻辑函数解：将3个使能端按允许译码条件处理，将输入变量X、Y、Z分别接到A2、A1、A0，对函数进行变换可得：2）实现组合逻辑电路由于译码器的每个输出端分别与一个最小项练习用一个3线－8线译码器实现全加器。问题若用3线－8线译码器实现一个变量超过3个的逻辑函数，应如何实现？练习用一个3线－8线译码器实现全加器。问题若用3线－8线译码3）构成数据分配器数据分配器：将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。其作用与图示的单刀多掷开关相似。3）构成数据分配器数据分配器：将一路输入数据根据地址选择码利用3线－8线译码器实现的数据分配器。逻辑表达式(EN=1)…如：当地址输入A2A1A0＝010时，对应的输入数据从Y2端输出。能否利用译码器实现数据的串—并转换，如能实现，如何实现？问题利用3线－8线译码器实现的数据分配器。逻辑表达式(EN=1)74HC138作数据分配器的真值表：（E1=0，E3=1，E2=D）要求输入数据D以取反的形式在输出端输出，应如何处理？问题74HC138作数据分配器的真值表：（E1=0，E3=1，E（2）二—十进制译码器74HC42真值表（其他六组伪码输入1010~1111各输出都为1）利用译码器如何构成顺序脉冲发生器（P149）（2）二—十进制译码器74HC42真值表（其他六组伪码输入1（3）七段显示译码器数字显示电路组成方框图最常用的显示器：半导体发光二极管和液晶显示器。

数码管显示数码管将十进制数码分为七段，每段为一个发光二极管，选择不同字段发光，显示不同字形。（3）七段显示译码器数字显示电路组成方框图最常用的显示器：半集成CMOS七段显示译码器74HC4511功能表逻辑符号集成CMOS七段显示译码器74HC4511功能表逻辑符号功能表（续）功能表（续）应用举例用74HC4511和必要的门电路构成24小时及分钟的译码电路，并将小时高位的零熄灭。

应用举例用74HC4511和必要的门电路构成24小时及分钟的4.4.3数据选择器1.数据选择器的定义与功能（1）定义数据选择：根据地址选择码从多路输入数据中选择一路，送到输出。能够实现数据选择功能的逻辑部件称数据选择器。它的作用与图示的单刀多掷开关相似。4.4.3数据选择器1.数据选择器的定义与功能（1）定义常用的数据选择器有4选1、8选1、16选1等多种类型。下面以4选1为例介绍数据选择器的基本功能、工作原理及设计方法。（2）4选1数据选择器1）逻辑电路图2）逻辑表达式常用的数据选择器有4选1、8选1、16选1等多种类型。下面以3）真值表4）功能分析①E为使能端，低电平有效；E=1时，所有与门被封锁，Y=0；②I0~I3为4个数据源输入端，Y为输出端；③S1、S0产生4个地址信号，分别控制4个与门的开闭，S1、S0的一种取值，使一个与门打开，使对应的一路数据通过，送达Y端。3）真值表4）功能分析①E为使能端，低电平有效；E=2．集成电路数据选择器（1）74HC151（集成8选1数据选择器）1个使能输入端8路数据输入端3个地址输入端2个互补输出端2．集成电路数据选择器（1）74HC151（集成8选1数据真值表逻辑表达式mi为S2S1S0的最小项。如S2S1S0=010，且使能有效，根据最小项的性质，只有m2为1，其余最小项为0，故得Y=D2，即只有D2传送到输出端。真值表逻辑表达式mi为S2S1S0的最小项。如S2S1S0=（2）数据选择器的应用1）扩展位的扩展一位8选1数据选择器扩展成两位8选1数据选择器（2）数据选择器的应用1）扩展位的扩展一位8选1数据选择器扩字的扩展8选1的数据选择器扩展成16选1的数据选择器字的扩展8选1的数据选择器扩展成16选1的数据选择器2）逻辑函数产生器当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。当Di＝1时，mi对应最小项出现在表达式中；当Di＝0时，则不出现。因此，控制Di就可以得到不同的逻辑函数。方法：①将函数变换成最小项表达式；②根据最小项表达式确定各数据输入端的二元常量；③将S2S1S0作为输入变量，D0~D7作控制信号，控制各最小项在输出函数中是否出现。同时使能端有效。当E=0时，Y是S2S1S0和输入D0~D7的与或函数。