模拟电路基础：第十一章 门电路 （第29讲）

1第十一章门电路

一、基本逻辑门电路（一）基本逻辑运算（二）二极管与门及或门电路（三）非门电路（四）DTL与非门二、TTL逻辑门电路三、CMOS逻辑门电路2一、基本逻辑门电路

（一）基本逻辑运算

数字电路亦称为开关电路，电子器件工作在“导通”与“截止”两种不同的状态。信号表现为高低两种电平,称为逻辑电平这和相互对立的逻辑状态相对应，至于高低电平的具体数值，则由数字电路的类型来决定。通常用符号0（称作逻辑0）和1（称作逻辑1）来表示两种对立的逻辑状态。正逻辑（1表示高电平、0表示低电平）和负逻辑（1表示低电平、0表示高电平）。基本逻辑运算分为与、或、非3种。31.与运算A、B、C条件(开关)都具备(闭合)时，事件(灯)L才发生(亮)。L=A•B•CELABC&ABCL逻辑符号4L=A•B•C逻辑式逻辑乘法逻辑与ALBC00001000010011000010101001101111真值表52.或运算A、B、C条件(开关)只要有一个具备(闭合)时，事件(灯)L才发生(亮)。L=A+B+C1ABCL逻辑符号AELBC6L=A+B+C逻辑式逻辑加法逻辑或ALBC00001001010111010011101101111111真值表73.非运算A条件(开关)具备(闭合)时，事件L(灯)不发生（亮）；A不具备(开关断开)时，事件L发生。逻辑符号AELRAL8逻辑式逻辑非逻辑反真值表AL011094.几种常用的逻辑运算“与”、“或”、“非”是三种基本的逻辑运算，任何其它的逻辑运算都可以以它们为基础表示。与非：条件A、B、C都具备，则L不发生。&ABCL10或非：条件A、B、C任一具备，则L不发生。1ABCL异或：条件A、B有一个具备，另一个不具备则L发生。=1ABL111.二极管与门(二）二极管与门及或门电路二极管与门LD1D2AB+5V设二极管的饱和压降为0.3伏。12二极管或门LD1D2AB0V2.二极管或门13R1DR2AL+12V+3V三极管非门嵌位二极管（三极管的饱和压降假设为0.3V）（三）非门电路

14（四）DTL与非门

R1DR2L+12V+3V三极管非门D1D2AB+12V二极管与门DTL与非门151.体积大、工作不可靠。2.需要不同电源。3.各种门的输入、输出电平不匹配。分立元件门电路的缺点16TTL（Transistor-Transistor-Logic）与分立元件电路相比，集成电路具有体积小、可靠性高、速度快的特点输入、输出端都用三极管输入、输出电平匹配二、TTL逻辑门电路17如：TTL门电路芯片（四2输入与非门，型号74LS00)地GNDTTL门电路芯片简介外形&&&1413121110981234567&管脚电源VCC（+5V）18常用TTL逻辑门电路名称国际常用系列型号国产部标型号说明四2输入与非门74LS00T1000四2输入或门四2异或门四2输入或非门四2输入与门双4输入与非门双4输入与门六反相器8输入与非门74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一个组件内部有四个门，每个门有两个输入端一个输出端。一个组件内有两个门，每个门有4个输入端。只一个门，8个输入端。有6个反相器。191.TTL与非门的基本电路+5VLR4100ΩR2750ΩR13kT2R53kR3360ΩT3T4T1T5b1c1ABC（一）TTL与非门电路20

任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通三个PN结导通需2.1V+5VLR4R2R13kT2R5R3T3T4T1T5b1c1ABC2.工作原理21+5VLR4R2R13kR5T3T4T1b1c1ABC

任一输入为低电平（0.3V）时“0”1Vuouo=5-uR2-ube3-ube43.6V高电平！22

输入全为高电平（3.6V）时“1”全导通电位被嵌在2.1V全反偏1V截止+5VLR4R2R13kT2R5R3T3T4T1T5b1c1ABC23

输入全为高电平（3.6V）时+5VLR2R13kT2R3T1T5b1c1ABC全反偏“1”饱和uL=0.3V24

电压传输特性测试电路&+5Vuiu03.TTL与非门的传输特性25u0(V)ui(V)123UOH(3.6V)UOL(0.3V)传输特性曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值UT=1.4V理想的传输特性输出高电平输出低电平26UOHUOLUNLUSLUOFFUNHUONUSH27标准高电平USH：输出高电平的下限值(2.4V)标准低电平USL：输出低电平的上限值(0.4V)

关门电平UOFF：保证输出为标准高电平USH的条件下所允许的最大输入低电平(0.8V)

开门电平UON：保证输出为标准低电平USL的条件下所允许的最小输入高电平(1.8)高电平噪声容限UNH：

UNH=USH-UON(0.6V)低电平噪声容限UNL：

UNL=UOFF-USL(0.4V)TTL典型值UOH=3.6V

UOL

0.3V284.TTL与非门的改进有源泄放TTL与非门电路如右图所示，由三极管VT6及电阻R3、R6组成。作用是加快了VT5的导通和截止的过程，提高了与非门的开关速度。29抗饱和TTL与非门电路如右图所示，三极管VT1、VT2和VT5换成了肖特基管（用肖特基三极管钳位）。

30抗饱和电路的出发点是为了消除三极管进入深饱和区时存储电荷的影响，采取必要的措施，使三极管不工作在深饱和区，减少由存储电荷的消散所需时间，从而提高与非门的工作速度。改进主要围绕提高工作速度、降低功耗、增强抗干扰能力以及提高集成度方面。31(1)输出高电平UOH5.TTL与非门的主要参数

输入一个（或几个）为低时，门电路的输出电平。典型值为3.6V。

UOH≥USH=2.4V（USH标准高电平）(2)输出低电平UOL

额定负载下，输入全为高时，门电路的输出电平。典型值为0.3V。UOL≤USL=0.4V（USL标准低电平）32(3)高电平输入电流IIH

输入漏电流，指某一输入端为高电平，其它输入端接地时，该高电平输入端的电流值。一般IIH≤50μA(拉电流IOH)(4)输入低电平电流IIL

指与非门的某一输入端接低电平，其它输入端接高电平或悬空时，该低电平输入端的电流值。一般IIL≤1.4mA(灌电流IOL)33&&

前后级之间电流的联系34R1T1+5V前级输出为高电平时前级后级反偏前级流出电流IOH（拉电流），后级流入电流IIH(≤50μA)+5VR4R2R5T3T435前级输出为低电平时R1T1+5V前级后级流入前级的电流IOL

约1.4mA(灌电流)，输入低电平电流IIL。

+5VR2R13kT2R3T1T5b1c13K36灌电流的计算饱和37关于电流的技术参数38(5)扇出系数NO与非门电路输出驱动同类门的个数+5VR4R2R5T3T4T1前级T1T1IiH1IiH3IiH2IOH前级输出为高电平时例如：39+5VR2R13kT2R3T1T5b1c1前级IOLIIL1IIL2IIL3前级输出为低电平时40输出低电平时，后级流入的电流（灌电流）：输出高电平时，流出前级的电流（拉电流）：一般与非门的扇出系数为8～10。

由于IOL、IOH的限制，每个门电路输出端所带门电路的个数，称为扇出系数。41

输入端通过电阻R接地的情况Rui输入端“1”,“0”？+5VLR4R2R13kT2R5R3T3T4T1T5b1c1ABC42R较小时R较小时，ui<UOFF

相当输入低电平，所以输出为高电平。Rui+5VLR4R2R13kT2R5R3T3T4T1T5b1c1ABC43R增大RuiuiUON时，输入变高，输出变低电平。R临界=2.16KRui+5VLR4R2R13kT2R5R3T3T4T1T5b1c1ABC44

悬空的输入端相当于接高电平。为了防止干扰，可将悬空的输入端接高电平。(6)开门电平UON

：额定负载下，保证输出为标准低电平时的最小输入电压值。产品规范值为1.8V(7)关门电平UOFF

：保证输出为标准高电平时对应的最大输入电压值。产品规范值为0.8V45(8)平均传输时间平均传输时间用来表示电路开关速度的参数46（二）其它形式的TTL门电路1.集电极开路门（OC门-OpenCollector）&符号！

它与基本的TTL与非门电路相比，少了T3和T4两个晶体管，并将输出管T5的集电极开路。工作时，T5的集电极(即输出端)通过外接电源和电阻RL作为OC门的有源负载。解决了一般TTL门电路输出不能直接相接的问题。4748集电极悬空无T3,T4+5VLR2R13kT2R3T1T5b1c1ABCT3T449应用时输出端要接一上拉负载电阻RLRLUCC+5VLR2R13kT2R3T1T5b1c1ABC50OC门可以实现“线与”功能&&&UCCL1L2L3LL=L1L2L3RL输出级UCCRLT5T5T5L51L=L1L2L3?任一导通L=0UCCRLL1L2L3L52全部截止L=1L=L1L2L3?所以：L=L1L2L3UCCRLL1L2L3F535455负载电阻RL和电源UCC可以根据情况选择&J+12V220VJ如RL用继电器线圈（J）替代，可以实现对其它电路的控制。562三态门(TristateLogic,TSL)

三态“与非”门的输出除了具有与前述“与非”门相同的高低电平外，还具有高输出电阻的第三种状态，称为高阻状态。

TTL三态输出“与非”门电路与一般TTL“与非”门电路相比，只是多出了一个二极管D，其中A和B是输入端，E是控制端或称使能端(通常接另一“与非”门的输出端)。

57E---控制端+5VLR4R2R1T2R5R3T3T4T1T5ABDE5801截止+5VLR4R2R1T2R5R3T3T4T1T5ABDE5910导通截止截止高阻态+5VLR4R2R1T2R5R3T3T4T1T5ABDE60&ABL符号功能表低电平起作用61&ABF符号功能表高电平起作用62０１０三态门主要作为TTL电路与总线间的接口电路用途1：E1、E2、E3轮流接入高电平，将不同数据（A、B、C）分时送至总线。E1E2E