《CB技术概述》教学课件

《CB技术概述》幻灯片本课件PPT仅供大家学习使用学习完请自行删除，谢谢！本课件PPT仅供大家学习使用学习完请自行删除，谢谢！《CB技术概述》幻灯片本课件PPT仅供大家学习使用1

目录层数布局线宽和线间距布线〔电磁兼容简介〕批量生产需要注意的一些问题 目录层数2层数层数确实定可参考以下经历数据注：PIN密度的定义为：板面积〔平方英寸〕/〔板上管脚总数/14〕布线层数的具体确定还要考虑单板的可靠性要求，信号的工作速度，制造本钱和交货期等因素。Pin密度信号层数板层数1.0以上220.6-1.0240.4-0.6460.3-0.4680.2-0.3812<0.210>14层数层数确实定可参考以下经历数据Pin密度信号层数板层数13布局

布局操作的根本原那么

遵照“先大后小，先难后易〞的布置原那么，即重要的单元电路、核心元器件应当优先布局．布局中应参考原理框图，根据主信号流向规律安排主要元器件．布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分．一样构造电路局部，尽可能采用“对称式〞标准布局；按照均匀分布、重心平衡、版面美观的标准优化布局；布局布局操作的根本原那么4布局同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元器件周围要有足够的空间。布局同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类5布局需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时,应采用分布接地小孔的方式与地平面连接。焊接面的贴装元件采用波峰焊接生产工艺时，阻、容件轴向要与波峰焊传送方向垂直，阻排及SOP〔PIN间距大于等于1.27mm〕元器件轴向与传送方向平行；PIN间距小于1.27mm〔50mil)的IC、SOJ、PLCC、QFP等有源元件防止用波峰焊焊接。布局需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非6布局BGA与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm；贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能有插装元、器件，在焊接面其周围5mm内也不能有贴装元、器件。IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。元件布局时,应适当考虑使用同一种电源的器件尽量放在一起,以便于将来的电源分隔。

布局BGA与相邻元件的距离>5mm。其它贴片元件相互间的距离7布局用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、背板和接插件的信号对应关系，经确认无误前方可开场布线。布局用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。8线宽和线间距

要考虑的因素

单板的密度。板的密度越高，倾向于使用更细的线宽和更窄的间隙。信号的电流强度。当信号的平均电流较大时，应考虑布线宽度所能承载的的电流，线宽可参考下页数据。可靠性要求。可靠性要求高时，倾向于使用较宽的布线和较大的间距。

线宽和线间距要考虑的因素9PCB设计时铜箔厚度,走线宽度和电流的关系

铜皮厚度35um铜皮厚度50um铜皮厚度70um铜皮Δt=10℃铜皮Δt=10℃铜皮Δt=10℃宽度mm电流A宽度mm电流A宽度mm电流A0.150.200.150.500.150.700.200.550.200.700.200.900.300.800.301.100.301.300.401.100.401.350.401.700.501.350.501.700.502.000.601.600.601.900.602.300.802.000.802.400.802.801.002.301.002.601.003.201.202.701.203.001.203.601.503.201.503.501.504.202.004.002.004.302.005.102.504.502.505.102.506.00PCB设计时铜箔厚度,走线宽度和电流的关系铜皮厚度35um10PCB设计时铜箔厚度,走线宽度和电流的关系注：i.用铜皮作导线通过大电流时，铜箔宽度的载流量应参考表中的数值降额50%去选择考虑。ii.在PCB设计加工中，常用OZ〔盎司〕作为铜皮厚度的单位，1OZ铜厚的定义为1平方英尺面积内铜箔的重量为一盎司，对应的物理厚度为35um；2OZ铜厚为70um。PCB设计时铜箔厚度,走线宽度和电流的关系注：11布线

布线优先次序关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线密度优先原那么：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开场布线。布线布线优先次序关键信号线优先：电源、摸拟小信号、高速信12布线尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大平安间距等方法。保证信号质量。电源层和地层之间的EMC环境较差，应防止布置对干扰敏感的信号。布线尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布13EMCEMIEMSCERECSRSInterferenceSusceptibilityEMC:ElectromagneticCompatibility(电磁兼容)电磁兼容简介EMI:Electromagneticinterference(电磁干扰)EMS:ElectromagneticSusceptibility(电磁敏感度)CE:ConductedEmission(传导发射)RE:RadiatedEmission(辐射发射)CS:ConductedSusceptibility(传导敏感度)RS:RadiatedSusceptibility(辐射敏感度)EMCEMIEMSCERECSRSInterferenceS14EMI/EMC/EMS定义EMI：一个装置或系统在执行过程中有不利功能的信号出现，此信号是不想要且没有意义的，它可能是来自自己。EMC：一个装置或系统与其它装置或系统同时操作时，不会因EMI问题而有功能受到影响的情形发生。EMS：一个装置或系统在操作过程中不受周边电磁环境影响的能力。EMI/EMC/EMS定义EMI：EMC：EMS：15EMIEMS

CONODUCTEDRADIATED

CONODUCTEDRADIATEDEMI的发生：电磁场伴随着电压、电流的作用而产生EMIEMSCONODUCTEDCONODUCTEDEM16EMI的对策成本可用技术设计阶段测试阶段生产阶段可用技术/

相对花费对解决干扰问题之关系花费产品开发时间EMI的对策成本可用技术设计阶段测试阶段生产阶段可用技术/17环路最小规那么即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。环路最小规那么即信号线与其回路构成的环面积要尽可能小，环面18串扰控制

串扰〔CrossTalk)是指PCB上由于平行线间的分布电容等的作用，信号进入了其它回路加大平行布线的间距，遵循3W规那么〔见后面〕在平行线间插入接地的隔离线。减小布线层与地平面的距离。串扰控制

串扰〔CrossTalk)是指PCB上由于平行线19屏蔽保护对应地线回路规那么，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽构造设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。屏蔽保护20走线的方向控制规那么即相邻层的走线方向成正交构造。防止将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板构造限制〔如某些背板〕难以防止出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。走线的方向控制规那么即相邻层的走线方向成正交构造。防止将不21走线的开环检查规那么一般不允许出现一端浮空的布线〔DanglingLine),主要是为了防止产生“天线效应〞，减少不必要的干扰辐射和接收，否那么可能带来不可预知的结果。走线的开环检查规那么一般不允许出现一端浮空的布线〔Dang22阻抗匹配检查规那么同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量防止这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的构造时，可能无法防止线宽的变化，应该尽量减少中间不一致局部的有效长度阻抗匹配检查规那么同一网络的布线宽度应保持一致，线宽的变化23走线终结网络规那么在高速数字电路中，当PCB布线的延迟时间大于信号上升时间〔或下降时间〕的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，所选择的匹配方法与网络的连接方式和布线的拓朴构造有关。走线终结网络规那么在高速数字电路中，当PCB布线的延迟时间24走线终结网络规那么A.对于点对点〔一个输出对应一个输入〕连接，可以选择始端串联匹配或终端并联匹配。前者构造简单，本钱低，但延迟较大。后者匹配效果好，但构造复杂，本钱较高。B.对于点对多点〔一个输出对应多个输出〕连接，当网络的拓朴构造为菊花链时，应选择终端并联匹配。当网络为星型构造时，可以参考点对点构造。星形和菊花链为两种根本的拓扑构造,其他构造可看成根本构造的变形,可采取一些灵活措施进展匹配。在实际操作中要兼顾本钱、功耗和性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰限制在可承受的范围即可。走线终结网络规那么A.对于点对点〔一个输出对应一个输入〕连25走线闭环检查规那么防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题，自环将引起辐射干扰。走线闭环检查规那么防止信号线在不同层间形成自环。在多层板设26走线的分枝长度控制规那么尽量控制分枝的长度，一般的要求是Tdelay<=Trise/20。走线的分枝长度控制规那么尽量控制分枝的长度，一般的要求是T27走线的谐振规那么主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。走线的谐振规那么主要针对高频信号设计而言，即布线长度不得与28走线长度控制规那么即短线规那么，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑构造。走线长度控制规那么即短线规那么，在设计时应该尽量让布线长度29倒角规那么PCB设计中应防止产生锐角和直角，会产生不必要的辐射。倒角规那么PCB设计中应防止产生锐角和直角，会产生不必要的30器件去藕规那么在印制版上增加必要的去藕电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，对去藕电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线构造设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，防止产生电位差。在高速电路设计中，能否正确地使用去藕电容，关系到整个板的稳定性。器件去藕规那么在印制版上增加必要的去藕电容，滤除电源上的干31器件布局分区/分层规那么A.主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频局部的布线长度。通常将高频的局部布设在接口局部以减少布线长度，当然，这样的布局仍然要考虑到低频信号可能受到的干扰。同时还要考虑到高/低频局部地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。B.对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。器件布局分区/分层规那么A.主要是为了防止不同工作频率32孤立铜区控制规那么孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，通常是将孤立铜区接地或删除。在实际的制作中，PCB厂家将一些板的空置局部增加了一些铜箔，这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。孤立铜区控制规那么孤立铜区的出现，将带来一些不可预知的问题33电源与地线层的完整性规那么对于导通孔密集的区域，要注意防止孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。电源与地线层的完整性规那么对于导通孔密集的区域，要注意防止34重叠电源与地线层规那么不同电源层在空间上要防止重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法防止，难以防止时可考虑中间隔地层。重叠电源与地线层规那么不同电源层在空间上要防止重叠。主要是353W规那么为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，那么可保持70%的电场不互相干扰，称为3W规那么。如要到达98%的电场不互相干扰，可使用10W的间距。3W规那么为了减少线间串扰，应保证线间距足够大，当线中心间3620H规那么由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边沿效应。解决的方法是将电源层内缩，使得电场只在接地层的范围内传导。以一个H〔电源和地之间的介质厚度〕为单位，假设内缩20H那么可以将70%的电场限制在接地层边沿内；内缩100H那么可以将98%的电场限制在内。20H规那么由于电源层与地层之间的电场是变化的，在板的边缘37差分走线差分信号〔DifferentialSignal〕在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分构造设计。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0〞还是“1〞。而承载差分信号的那一对走线就称为差分走线。差分走线差分信号〔DifferentialSignal〕在38差分走线差分信号和普通的单端信号走线相比，最明显的优势表达在以下三个方面：抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越严密，泄放到外界的电磁能量越少。差分走线差分信号和普通的单端信号走线相比，最明显的优势表达在39差分走线时序定位准确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠上下两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。LVDS〔lowvoltagedifferentialsignaling〕就是利用了差分信号技术。差分走线时序定位准确，由于差分信号的开关变化是位于两个信号的40差分走线对于PCB工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走线的一般要求，那就是“等长、等距〞。等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距那么主要是为了保证两者差分阻抗一致，减少反射。“尽量靠近原那么〞有时候也是差分走线的要求之一。差分走线对于PCB工程师来说，最关注的还是如何确保在实际走线41批量生产需要注意的一些问题工艺边的设定 辅助工艺边〔简称工艺边〕主要是用于设备的夹持与定位，以及异形边框补偿，焊接完后去掉。虽然工艺边不能算PCB的有效面积，但对于设备来说必不可少。

·一般工艺边的宽度D>=3mm〔5mm〕

·工艺边处可采用铣V-CUT或铣邮票板的方法解决

·工艺边上可以打上定位孔，以便有些设备进展孔定位。批量生产需要注意的一些问题工艺边的设定42基准点设计 基准点〔Fiducial〕是所有全自动设备识别和定位的标识点〔MARK〕。做MARK点有以下几个要求：

〔一〕MARK点焊盘的外表镀层尽量要求平整，反光性好。

〔二〕MARK点周围应做一块背景区，背景区内不能有其他焊盘，丝印和阻焊。

〔三〕MARK点的尺寸不能大于3mm，也不能小于0.5mm，一般为1mm的圆形焊盘.

〔四〕MARK点外表可为：裸铜、铅锡等.基准点设计 基准点〔Fiducial〕是所有全自动设备识别和43局部基准点 设备在运行过程中会产生热误差，以及PCB板的累积误差，会使一些细间距脚〔如Pitch=0.5mm〕器件的贴装发生偏移，而这种偏移对于设备来讲已无能为力，为了保证这一类器件的贴装精度，必须加装局部基准点〔LocateFiducial〕。局部基准点 设备在运行过程中会产生热误差，以及PCB板的累积44拼板方式的设定设备的轨道系统有一个夹持PCB板的尺寸范围，一般生产线的夹持范围为：50mm*50mm至460mm*460mm。

而小于50mm*50mm的PCB板需设计成拼板形式，如图：

〔一〕PCB须有自己的基准点

〔二〕每块单板须有自己的基准点，让机器把每块拼板当作单板对待，称为块基准〔BLOCKFIDUCIAL〕。

拼板方式的设定设备的轨道系统有一个夹持PCB板的尺寸范围，45拼板方式的设定〔三〕对于外形复杂的PCB，拼好后的PCB尽量保证外形的规那么，以便轨道夹持。

〔四〕一样的PCB可以拼在一块，不同的PCB也可以拼在一块。

〔五〕拼版可采用平排、对拼、鸳鸯板的形式拼板方式的设定〔三〕对于外形复杂的PCB，拼好后的PCB尽量46孔的热隔离设计

多层板大面积导体层有金属化孔通过的焊接孔必须加热隔离设计(图)，以保证焊接时不因过份散热而导致焊接困难，甚至虚焊。

孔的热隔离设计多层板大面积导体层有金属化孔通过的焊接孔必须47功能板的ICT可测试要求

对于大批量生产的单板，一般在生产中要做ICT〔InCircuitTest),为了满足ICT测试设备的要求，PCB设计中应做相应的处理，一般要求每个网络都要至少有一个可供测试探针接触的测试点，称为ICT测试点。PCB上的ICT测试点的数目应符合ICT测试标准的要求,且应在PCB板的焊接面,检测点可以是器件的焊点,也可以是过孔。检测点的焊盘尺寸最小为24mils〔0.6mm〕，两个单独测试点的最小间距为60mils(1.5mm)。需要进展ICT测试的单板，PCB的对角上要设计两个125MILS的非金属化的孔,为ICT测试定位用。功能板的ICT可测试要求对于大批量生产的单板，一般在生产中48谢谢《CB技术概述》教学课件49《CB技术概述》幻灯片本课件PPT仅供大家学习使用学习完请自行删除，谢谢！本课件PPT仅供大家学习使用学习完请自行删除，谢谢！《CB技术概述》幻灯片本课件PPT仅供大家学习使用50

目录层数布局线宽和线间距布线〔电磁兼容简介〕批量生产需要注意的一些问题 目录层数51层数层数确实定可参考以下经历数据注：PIN密度的定义为：板面积〔平方英寸〕/〔板上管脚总数/14〕布线层数的具体确定还要考虑单板的可靠性要求，信号的工作速度，制造本钱和交货期等因素。Pin密度信号层数板层数1.0以上220.6-1.0240.4-0.6460.3-0.4680.2-0.3812<0.210>14层数层数确实定可参考以下经历数据Pin密度信号层数板层数152布局

布局操作的根本原那么

遵照“先大后小，先难后易〞的布置原那么，即重要的单元电路、核心元器件应当优先布局．布局中应参考原理框图，根据主信号流向规律安排主要元器件．布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短;高电压、大电流信号与小电流，低电压的弱信号完全分开;模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分．一样构造电路局部，尽可能采用“对称式〞标准布局；按照均匀分布、重心平衡、版面美观的标准优化布局；布局布局操作的根本原那么53布局同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性分立元件也要力争在X或Y方向上保持一致，便于生产和检验。发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元器件周围要有足够的空间。布局同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类54布局需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非金属化孔。当安装孔需要接地时,应采用分布接地小孔的方式与地平面连接。焊接面的贴装元件采用波峰焊接生产工艺时，阻、容件轴向要与波峰焊传送方向垂直，阻排及SOP〔PIN间距大于等于1.27mm〕元器件轴向与传送方向平行；PIN间距小于1.27mm〔50mil)的IC、SOJ、PLCC、QFP等有源元件防止用波峰焊焊接。布局需用波峰焊工艺生产的单板，其紧固件安装孔和定位孔都应为非55布局BGA与相邻元件的距离>5mm。其它贴片元件相互间的距离>0.7mm；贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；有压接件的PCB，压接的接插件周围5mm内不能有插装元、器件，在焊接面其周围5mm内也不能有贴装元、器件。IC去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。元件布局时,应适当考虑使用同一种电源的器件尽量放在一起,以便于将来的电源分隔。

布局BGA与相邻元件的距离>5mm。其它贴片元件相互间的距离56布局用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。串联匹配电阻的布局要靠近该信号的驱动端，距离一般不超过500mil。匹配电阻、电容的布局一定要分清信号的源端与终端，对于多负载的终端匹配一定要在信号的最远端匹配。布局完成后打印出装配图供原理图设计者检查器件封装的正确性，并且确认单板、背板和接插件的信号对应关系，经确认无误前方可开场布线。布局用于阻抗匹配目的阻容器件的布局，要根据其属性合理布置。57线宽和线间距

要考虑的因素

单板的密度。板的密度越高，倾向于使用更细的线宽和更窄的间隙。信号的电流强度。当信号的平均电流较大时，应考虑布线宽度所能承载的的电流，线宽可参考下页数据。可靠性要求。可靠性要求高时，倾向于使用较宽的布线和较大的间距。

线宽和线间距要考虑的因素58PCB设计时铜箔厚度,走线宽度和电流的关系

铜皮厚度35um铜皮厚度50um铜皮厚度70um铜皮Δt=10℃铜皮Δt=10℃铜皮Δt=10℃宽度mm电流A宽度mm电流A宽度mm电流A0.150.200.150.500.150.700.200.550.200.700.200.900.300.800.301.100.301.300.401.100.401.350.401.700.501.350.501.700.502.000.601.600.601.900.602.300.802.000.802.400.802.801.002.301.002.601.003.201.202.701.203.001.203.601.503.201.503.501.504.202.004.002.004.302.005.102.504.502.505.102.506.00PCB设计时铜箔厚度,走线宽度和电流的关系铜皮厚度35um59PCB设计时铜箔厚度,走线宽度和电流的关系注：i.用铜皮作导线通过大电流时，铜箔宽度的载流量应参考表中的数值降额50%去选择考虑。ii.在PCB设计加工中，常用OZ〔盎司〕作为铜皮厚度的单位，1OZ铜厚的定义为1平方英尺面积内铜箔的重量为一盎司，对应的物理厚度为35um；2OZ铜厚为70um。PCB设计时铜箔厚度,走线宽度和电流的关系注：60布线

布线优先次序关键信号线优先：电源、摸拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线密度优先原那么：从单板上连接关系最复杂的器件着手布线。从单板上连线最密集的区域开场布线。布线布线优先次序关键信号线优先：电源、摸拟小信号、高速信61布线尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽和加大平安间距等方法。保证信号质量。电源层和地层之间的EMC环境较差，应防止布置对干扰敏感的信号。布线尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布62EMCEMIEMSCERECSRSInterferenceSusceptibilityEMC:ElectromagneticCompatibility(电磁兼容)电磁兼容简介EMI:Electromagneticinterference(电磁干扰)EMS:ElectromagneticSusceptibility(电磁敏感度)CE:ConductedEmission(传导发射)RE:RadiatedEmission(辐射发射)CS:ConductedSusceptibility(传导敏感度)RS:RadiatedSusceptibility(辐射敏感度)EMCEMIEMSCERECSRSInterferenceS63EMI/EMC/EMS定义EMI：一个装置或系统在执行过程中有不利功能的信号出现，此信号是不想要且没有意义的，它可能是来自自己。EMC：一个装置或系统与其它装置或系统同时操作时，不会因EMI问题而有功能受到影响的情形发生。EMS：一个装置或系统在操作过程中不受周边电磁环境影响的能力。EMI/EMC/EMS定义EMI：EMC：EMS：64EMIEMS

CONODUCTEDRADIATED

CONODUCTEDRADIATEDEMI的发生：电磁场伴随着电压、电流的作用而产生EMIEMSCONODUCTEDCONODUCTEDEM65EMI的对策成本可用技术设计阶段测试阶段生产阶段可用技术/

相对花费对解决干扰问题之关系花费产品开发时间EMI的对策成本可用技术设计阶段测试阶段生产阶段可用技术/66环路最小规那么即信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。针对这一规则，在地平面分割时，要考虑到地平面与重要信号走线的分布，防止由于地平面开槽等带来的问题；在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的孔，将双面地信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其地平面信号回路问题，建议采用多层板为宜。环路最小规那么即信号线与其回路构成的环面积要尽可能小，环面67串扰控制

串扰〔CrossTalk)是指PCB上由于平行线间的分布电容等的作用，信号进入了其它回路加大平行布线的间距，遵循3W规那么〔见后面〕在平行线间插入接地的隔离线。减小布线层与地平面的距离。串扰控制

串扰〔CrossTalk)是指PCB上由于平行线68屏蔽保护对应地线回路规那么，实际上也是为了尽量减小信号的回路面积，多见于一些比较重要的信号，如时钟信号，同步信号；对一些特别重要，频率特别高的信号，应该考虑采用铜轴电缆屏蔽构造设计，即将所布的线上下左右用地线隔离，而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。屏蔽保护69走线的方向控制规那么即相邻层的走线方向成正交构造。防止将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板构造限制〔如某些背板〕难以防止出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。走线的方向控制规那么即相邻层的走线方向成正交构造。防止将不70走线的开环检查规那么一般不允许出现一端浮空的布线〔DanglingLine),主要是为了防止产生“天线效应〞，减少不必要的干扰辐射和接收，否那么可能带来不可预知的结果。走线的开环检查规那么一般不允许出现一端浮空的布线〔Dang71阻抗匹配检查规那么同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应该尽量防止这种情况。在某些条件下，如接插件引出线，BGA封装的引出线类似的构造时，可能无法防止线宽的变化，应该尽量减少中间不一致局部的有效长度阻抗匹配检查规那么同一网络的布线宽度应保持一致，线宽的变化72走线终结网络规那么在高速数字电路中，当PCB布线的延迟时间大于信号上升时间〔或下降时间〕的1/4时，该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，可以采用多种形式的匹配方法，所选择的匹配方法与网络的连接方式和布线的拓朴构造有关。走线终结网络规那么在高速数字电路中，当PCB布线的延迟时间73走线终结网络规那么A.对于点对点〔一个输出对应一个输入〕连接，可以选择始端串联匹配或终端并联匹配。前者构造简单，本钱低，但延迟较大。后者匹配效果好，但构造复杂，本钱较高。B.对于点对多点〔一个输出对应多个输出〕连接，当网络的拓朴构造为菊花链时，应选择终端并联匹配。当网络为星型构造时，可以参考点对点构造。星形和菊花链为两种根本的拓扑构造,其他构造可看成根本构造的变形,可采取一些灵活措施进展匹配。在实际操作中要兼顾本钱、功耗和性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰限制在可承受的范围即可。走线终结网络规那么A.对于点对点〔一个输出对应一个输入〕连74走线闭环检查规那么防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题，自环将引起辐射干扰。走线闭环检查规那么防止信号线在不同层间形成自环。在多层板设75走线的分枝长度控制规那么尽量控制分枝的长度，一般的要求是Tdelay<=Trise/20。走线的分枝长度控制规那么尽量控制分枝的长度，一般的要求是T76走线的谐振规那么主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。走线的谐振规那么主要针对高频信号设计而言，即布线长度不得与77走线长度控制规那么即短线规那么，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑构造。走线长度控制规那么即短线规那么，在设计时应该尽量让布线长度78倒角规那么PCB设计中应防止产生锐角和直角，会产生不必要的辐射。倒角规那么PCB设计中应防止产生锐角和直角，会产生不必要的79器件去藕规那么在印制版上增加必要的去藕电容，滤除电源上的干扰信号，使电源信号稳定。在多层板中，对去藕电容的位置一般要求不太高，但对双层板，去藕电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线构造设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，防止产生电位差。在高速电路设计中，能否正确地使用去藕电容，关系到整个板的稳定性。器件去藕规那么在印制版上增加必要的去藕电容，滤除电源上的干80器件布局分区/分层规那么A.主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频局部的布线长度。通常将高频的局部布设在接口局部以减少布线长度，当然，这样的布局仍然要考虑到低频信号可能受到的干扰。同时还要考虑到高/低频局部地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。B.对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。器件布局分区/分层规那么A.主要是为了防止不同工作频率81孤立铜区控制规那么孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，通常是将孤立铜区接地或删除。在实际的制作中，PCB厂家将一些板的空置局部增加了一些铜箔，这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。孤立铜区控制规那么孤立铜区的出现，将带来一些不可预知的问题82电源与地线层的完整性规那么对于导通孔密集的区域，要注意防止孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。电源与地线层的完整性规那么对于导通孔密集的区域，要注意防止83重叠电源与地线层规那么不同电源层在空间上要防止重叠。主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法防止，难以防止时可考虑中间隔地层。重叠电源与地线层规那么不同电源层在空间上要防止重叠。主要是843W规那么为了减少线间串扰，应保证线间距足够大，当线中心间距不少于3倍线宽时，那么可保持70%的电场不互相干扰，称为3W规那么。如要到达98%的电场不互相干扰，可使用10W的间距。3W规那么为了减少线间串扰，应保证线间距足够大，当线中心间8520H规那么由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边沿效应。解决的方法是将电源层内缩，使得电场只在接地层的范围内传导。以一个H〔电源和地之间的介质厚度〕为单位，假设内缩20H那么可以将70%的电场限制在接地层边沿内；内缩100H那么可以将98%的电场限制在内。20H规那么由于电源层与地层之间的电场是变化的，在板的边缘86差分走线差分信号〔DifferentialSignal〕在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分构造设计。何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0〞还是“1〞。而承载差分信号的那一对走线就称为差分走线。差分走线差分信号〔DifferentialSignal〕在87差分走线差分信号和普通的单端信号走线相比，最明显的优势表达在以下三个方面：抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越严密，泄放到外界的电磁能量越少。差分走线差分信号和普通的单