电子信息工程综合实验

PAGE92电子信息工程综合实验2011.12目录：实验一、虚拟仪器综合使用实验………………第3页实验二、DDS信号发生器………第12页实验六、基于FPGA的DDS信号源…………第22页实验三、锁相环路参数测试……第26页实验四、数字频率合成器的设计………………第35页实验七、匹配滤波器……………第44页实验八、相关器…………………第52页实验九、正交调制器……………第65页实验十、正交相干检波器………第71页实验十一、线性调频脉冲压缩…………………第76页实验十二、动目标检测及相参积累……………第83页实验一虚拟仪器综合使用实验实验目的学习掌握虚拟仪器DSO-2902示波器/逻辑分析仪和PC-LAB20000任意波形信号源的功能及使用方法，达到熟练运用程度。二、实验仪器DSO-2902示波器/逻辑分析仪一台PC-LAB20000任意波形信号源一台普通示波器/信号源各一台微机一台微机专用直流电源一台三、实验内容了解DSO-2902示波器/逻辑分析仪基本配置。学习硬件及其软件的安装。掌握DSO-2902示波器/逻辑分析仪和PC-LAB20000任意波形信号源的使用方法。四、实验步骤在PC机上安装好DSO-2902示波器/逻辑分析仪和PC-LAB20000任意波形信号源的软件及硬件。打开PC-LAB20000任意波形信号源操作过程：双击电脑桌面的“PC-LAB20000”图标；点击选择菜单中：NonePCG10378并点击“OK”；点击选择实验者所需的信号波形、频率、幅度、偏压等指标。再将DSO-2902示波器/逻辑分析仪的测试探头与PC-LAB20000任意波形信号源的输出电缆连接好。打开DSO-2902示波器操作过程：双击电脑桌面的“DSO-2902”图标；电击“确认”；选择单屏显示，单击“OK”；点击屏幕上点击“GO”键（按下“GO”意味着开始捕捉，不按“GO”意味着停止捕捉）；点击“AUTOSET”键，有波形出现在屏幕上（“Autoset”自动设置示波器参数与捕捉的信号相匹配）；点击鼠标右键，出现参数窗口，调整参数详细见附录中操作指南相关内容。用DSO-2902示波器观察、测试、存储各种信号的波形、幅度、频率。用DSO-2902示波器FFT功能观察各种信号的频谱。了解测频率有几种方法，如何测？五、实验结果1．用DSO-2902示波器观察、测试、存储各种信号的波形、幅度、频率。1）各波形参数特征波形正弦波方波三角波单脉冲串锯齿波标准信号参数频率1.5KHz500Hz200KHz40KHz10Hz峰峰值Vpp1V5V8V3V2.5V直流偏压0V2V-1.5V3.5V0V测量条件探头比率1:11:11:11:11:1采样频率100KHz50KHz10MHz10MHz1KHzX轴灵敏度500us/div1ms/div5us/div5us/div50ms/divY轴灵敏度200mV1V1V1V1V耦合方式DCDCDCDCDC2）各信号的波形（a）正弦波波形：图1．信号源产生标准正弦信号波形图2．示波器测得正弦信号波形频率和峰峰值测量：（频率1.515KHz，峰峰值984mV）在菜单中选择“测量”，在其中设置A1的频率、电压最大值、电压最小值、峰峰值框前打勾，单击“OK”，最后按“显示测量”。直流偏压测量：将耦合方式调至AC档，波形最低处对应的电压值是-0.488mV，然后将耦合方式调至DC档，波形最低处对应的电压值是-0.456mV，因此直流偏压值是0.032mV。但是要注意这种测量方法只适用于上下对称的波形。频谱：可知，正弦信号的频谱只有一根谱线，且这根谱线位于基频处。（b）方波波形：图3．信号源产生标准方波信号波形图4．示波器测得方波信号波形频率和峰峰值测量：（频率500Hz，峰峰值4.96V）测量方法同上。直流偏压测量：由于方波是上下对称的波形，测量时可以采用如上的方法，测量出的直流偏压为1.90V。频谱：可知，方波信号的频谱有无穷根，且位于基频的奇数倍，即基频、三倍频、五倍频等等。由于方波信号不连续，所以幅度谱大致按1/n的规律递减。（c）三角波波形：图5．信号源产生标准三角波信号波形图6．示波器测得三角波信号波形频率和峰峰值测量：（频率200KHz，峰峰值7.68V）测量方法同上。直流偏压测量：由于三角波是上下对称的波形，测量时可以采用如上的方法，测量出的直流偏压为-1.3V。频谱：可知，三角波信号的频谱有无穷根，且位于基频的奇数倍，即基频、三倍频、五倍频等等。由于方波信号的一阶导数不连续，所以幅度谱大致按1/的规律递减。（d）单脉冲串波形：图7．信号源产生标准单脉冲串信号波形图8．示波器测得单脉冲串信号波形频率和峰峰值测量：（频率40KHz，峰峰值3V）测量方法同上。直流偏压测量：由于单脉冲串不是上下对称的波形，所以应找单脉冲串的中线与GND比较。将耦合方式改成GND档，就能找到GND线，再将耦合方式改成DC档，找到波形的中线。由图可知，测量出的直流偏压为3.72V。频谱：可知，单脉冲串的频谱有无穷根，且幅度谱按sinc函数的包络变化，能量主要集中在第一个零点间，称为等效带宽。中间谱线的根数与重复周期和时宽的比值有关。（e）锯齿波波形：图9．信号源产生标准锯齿波信号波形图10．示波器测得锯齿波信号波形频率和峰峰值测量：（频率10.101Hz，峰峰值2.4V）测量方法同上。直流偏压测量：由于锯齿波是上下对称的波形，测量时可以采用如上的方法，测量出的直流偏压为16mV。频谱：可知，锯齿波信号的频谱有无穷根，由于锯齿波信号不连续，所以幅度谱大致按1/n的规律递减。实验思考测量频率的几种方法：A、在菜单中点击“视图”，然后选择“电子计数器”，最后选择“A1”，屏幕上就会显示当前频率值。B、在菜单中选择“测量”，在其中设置A1的频率框前打勾，单击“OK”，最后按“显示测量”。C、在测得的波形上测量一个周期的大小，周期的倒数就是所求频率。注意，在用A、B两种方法测频率时，应把触发电平对应的线拖到波形中。实验二DDS信号发生器一、设计目的学习掌握DDS信号源的原理设计。了解专用AD9850集成电路芯片功能，用专用芯片设计DDS信号源。学习掌握一种单片机的编程技巧与单片机的外围电路设置，实现与专用芯片的对接。二、DDS工作原理简介目前频率合成主要有三种方法：直接模拟电路实现法、锁相环合成法和直接数字合成法。直接模拟电路实现法利用倍频、分频、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快，但是体积大、功耗大，目前已有逐步被淘汰的趋势。锁相环合成法通过锁相环完成频率的加、减、乘、除运算。该方法结构简化、便于集成，且频谱纯度高，目前使用比较广泛，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。直接数字合成法DDS是近年来迅速发展起来的一种新的频率合成方法。该技术从相位概念出发来对频率进行合成，采用数字取样技术，将参考信号的频率、相位、幅值等参数转变成一组取样函数，然后直接运算出所需要的频率信号。这种方法简单可靠、控制方便，且具有很高的频率分辨率和转换速度，非常适合快速频率转换技术的要求。因直接数字合成法是采用数字化技术，在时钟作用下，通过相位累加器将频率控制字进行线性相位累加产生的变化量，直接产生各种不同频率的一种频率合成方法。所以输出信号中含有大量杂散谱线，超宽频带信号也将遇到谐波电平高，从而难以抑制谐波等问题。这些问题严重影响了DDS输出信号的频谱纯度，也成为限制其应用的主要因素。DDS的结构原理图如图9—1所示，它由相位累加器、正弦ROM表、D∕A转换器等组成。参考频率由一个稳定的晶体振荡器产生，用它来同步整个合成器的各个组成部分。相位累加器由位加法器与位相位寄存器级联构成，类似于一个简单的加法器。每来一个时钟脉冲，加法器将控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送到累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个参考频率输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的输出频率就是DDS输出的信号频率。图9-1锁相环频率合成器原理框图用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址。这样就可以把存储在波形存储器内的波形抽样值(二进制编码)经查找表查出，完成相位到幅值的转换。波形存储器的输出送到D∕A转换器，D∕A转换器将数字形式的波形幅值转换成所要求合成频率的模拟输出信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。DDS的输出频率、参考时钟频率、相位累加器长度以及频率控制字之间的关系为式中，为参考时钟频率；是相位累加器长度；为频率控制字。由于DDS的最高输出频率受到奈奎斯特抽样定理限制，所以以上计算的理论输出频率值为50％。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽只能达到40％左右。1．专用集成电路AD9850原理简介现在流行的DDS产品以AnalogDevices公司的较多。直接数字频率合成具有频率转换速度快、频率分辨率高、输出相位连续和全数字化、易于集成、易于控制等优点，是通信系统中各种频率合成器的理想选择。其应用范围包括频率合成器、可编程时钟发生器、雷达和扫描系统的FM调制源以及测试和测量装置等。2．AD9850主要性能AD9850是AD公司推出的高集成度DDS频率合成器。它内部包括可编程DDS系统、高性能DAC及高速比较器，可实现全数字编程控制的频率合成器，接上精密时钟源时，可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波。此正弦波可直接用作信号源或转换成方波用作时钟。AD9850采用先进的CDMS工艺，在3．3V供电时，典型总功耗为155mW；5V供电时，总功耗最大为480mW。最高参考时钟为125MHz，输出频率分辨率可达0．0291Hz，允许产生的最高输出频率为62．5MHz。芯片内部提供5bit数字控制相位调制，输出的相位变化增量可为180、90、45、22．5、11．25的任意组合。利用芯片内部的高速比较器，可将经过滤波器的D/A输出正弦波转换为低抖动的方波。AD9850有32位相位累加器，截断成14位，输入到正弦（ROM）查询表，从查询表输出给D∕A。D∕A的输出是两个互补的模拟电流，在管脚12处接一个电阻，使满量程输出为10～20mA电流，经过滤波器输出正弦波。图9—2是AD9850的内部框图及管脚排列图，各管脚功能如下。图9-2AD9850的内部框图及管脚排列图管脚l～4和管脚25～28(D0~D7)：8bit数据输入端。用于下载32bit频率调节字和8bit相位控制字。D7也可作为40bit串行数据字的输入端。管脚5和管脚24(DGND)：数字地。管脚6和管脚23(DVDD)：数字电源。管脚7(W—CLK)：字装载时钟，用于装载并行或串行的频率∕相位∕控制字。管脚8(FQ—UD)：频率更新，当时钟上升沿到来时，DDS将更新输入寄存器的频率∕相位，然后将指针指向字“0”。管脚9(CLKIN)：参考时钟输人，可以是一个连续的脉冲串或是在1∕2VCC偏压下的正弦波输入。管脚10、管脚19(AGND)：模拟地。管脚11、管脚18(AVDD)：模拟电压端。管脚12(RSET)：DAC外接电阻，该电阻决定DAC输出电流的最大值。对于典型应用(=10mA)时，RSET的值为，另一端连接到地线。外接电阻RSET与DAC输出电流的关系为=32×(1.248V∕RSET)。管脚13(QOUTB)：比较器的反相输出端。管脚14(QOUT)：比较器的同相输出端。管脚15(VINN)：比较器的反相输入端。管脚16(VINN)：比较器的同相输入端。管脚17(BL)：DAC的基准电压参考值，引线与内部连接。管脚20(IOUTB)：DAC的补偿模拟输出端。管脚21(IOUT)：DAC的模拟电流输出端。管脚22(RESET)：主复位端，当该端是高电平时，除输入寄存器外，所有寄存器将被清零，DAC输出将在下一个时钟周期后变为COS(0)。DDS电路本质上是一个数字分频器，其步进分辨率等于参考时钟频率除以，为频率控制码的bit宽度。相位累加器是一个可变步进的计数器，每个时钟脉冲，其值增加一次。当计数器溢出时，它会自动归零，使得信号波形输出一直保持连续。频率控制字控制计数器的计数增量，也就是每个时钟周期相位的增加值。相位增量越大，则相位变化速度越快，输出频率也就越高。AD9850采用一种专有的算法将截断为14bit的相位值转换为余弦值。这种独特的算法采用很小容量的ROM查找表和DSP技术来实现，这使得AD9850的体积和功耗都很小。输出信号频率、参考时钟、频率控制码之间的关系为式中，=32bit控制字；=输人参考时钟频率MHz。由于AD9850输出的是一个采样信号，所以它的输出频谱符合奈奎斯特采样定律。其输出频谱包含主频谱和镜像频率。镜像频率等于时钟频率的整数倍加(减)输出频率。由于D∕A量化的缘故，镜像频率的幅值以sin()÷为包络滚降变化。一般可以在D∕A输出端与比较器输入端之间用一个低通滤波器来消除镜像频率的影响。显然，输出信号频率与参考时钟频率之间的关系应该仔细考虑，以防不必要的错误。3．AD9850的编程AD9850包含一个40bit寄存器，用来控制32bit频率控制字、5bit相位调整字以及断电模式。寄存器可以用并行或者串行方法来写入。在并行模式下，一个8bit总线用来写寄存器。此时40bit寄存器分为5个8bit寄存器。W—CLK和FQ—UD信号用来寻址和加载这些寄存器。在FQ—UD的上升沿处，40bit控制字被整体置入并生效，同时内部地址指针被复位指向第一个8bit寄存器。在W—CLK的上升沿处，8bit数据D[7～0]被写入地址指针指向的寄存器，然后地址指针自动移动到下一个寄存器。在5次写操作之后，多余的写操作将被忽略，除非芯片被复位，或者FQ—UD的上升沿复位地址指针。在串行模式下，每个W—CLK上升沿写入40bit中的1bit数据(管脚25信号D7)。所有的40bit数据都被写入后，一个FQ—UD的脉冲使这些写入的值生效。控制数据的具体内容参见表9—1和表9—2。表9-18位并行装载数据∕控制字的功能表Worddata[7]data[6]data[5]data[4]data[3]data[2]data[1]data[0]W0Phase-b4(MSB)Phase-b3Phase-b2Phase-b1Phase-b0(LSB)Power-DownControlControlW1Freq-b31(MSB)Freq-b30Freq-b29Freq-b28Freq-b27Freq-b26Freq-b25Freq-b24W2Freq-b23Freq-b22Freq-b21Freq-b20Freq-b19Freq-b18Freq-b17Freq-b16W3Freq-b15Freq-b14Freq-b13Freq-b12Freq-b11Freq-b10Freq-b9Freq-b8W4Freq-b7Freq-b6Freq-b5Freq-b4Freq-b3Freq-b2Freq-b1Freq-b0(LSB)表9-240位串行装载数据功能表W0Freq-b0(LSB)W14Freq-b14W28Freq-b28W1Freq-b1W15Freq-b15W29Freq-b29W2Freq-b2W16Freq-b16W30Freq-b30W3Freq-b3W17Freq-b17W31Freq-b31(MSB)（）W4Freq-b4W18Freq-b18W32ControlW5Freq-b5W19Freq-b19W33ControlW6Freq-b6W20Freq-b20W34Power-DownW7Freq-b7W21Freq-b21W35Phase-b0(LSB)W8Freq-b8W22Freq-b22W36Phase-b1W9Freq-b9W23Freq-b23W37Phase-b2W10Freq-b10W24Freq-b24W38Phase-b3W11Freq-b11W25Freq-b25W39Phase-b4(MSB)W12Freq-b12W26Freq-b26W13Freq-b13W27Freq-b27注意：有一些特定的编码是制造商用来测试芯片的，会造成AD9850暂时无法使用。用户应该尽量避免输入这些编码，如表9—3示。表9-3厂家保留内部测试控制码装载格式厂家保留码并行1.W0=XXXXXX102.W0=XXXXXX01串行1.W32=1；W33=02.W32=0；W33=13.W32=1；W33=1软件流程三、设计指标要求1．实现正弦波、方波信号输出，频率范围0～10KHZ。2．正弦波信号输出幅值为200mV，方波信号输出幅值为TTL电平。3．信号输出阻抗：50～70。四、设计内容要求1．采用AD9850或其他DDS芯片，按照上述指标设计制作出信号源。2．完成整体电路的设计与调试制作。3．写出实验设计报告，报告内容要有电路原理且数据齐全，总结心得体会。五、测试1、用DSO_2902示波器观察及测试DDS信号产生器实验板的波形、频率范围、最小分辨率、转换速度等指标，调整按键并记录每个键的用途，以及记录DDS输出的波形、频率范围、最小分辨率。2、用频谱分析仪分别观察DDS输出滤波器前后的频谱，记录观察的现象并得出结论。六、实验结果1.DDS信号源的输出频率范围：1KHz-10MHz。2.步进频率=1KHz。3.每个按键的功能：S1:移动LED显示器显示的小数点。每按动一下S1，小数点向后移动一位。S2：实现加1的功能。小数点调整至某一位，每按动一下S2，则该位的数字加1。S3:对于调整之后的数据进行确认。在数据调整好之后，按动S3即可对数据进行确认。S4：实现清零功能。使用S4时应注意，数据在确定以后是无法清零的，按动S1，当LED显示器上显示小数点时，S4才有效，此时按动S4，数据被清零。实验六基于FPGA的DDS信号源一、实验目的了解采用FPGA设计DDS信号源的工作原理。掌握采用FPGA芯片实现DDS信号源设计方法。掌握FPGA的EDA软件的实现方法。二、实验仪器示波器、万用表、频率计。三、实验原理1DDS的基本原理DDS技术是一种把一系列数字量形式的信号通过DAC转换成模拟量形式的信号的合成技术，它是将输出波形的一个完整的周期、幅度值都顺序地存放在波形存储器中，通过控制相位增量产生频率、相位可控制的波形。DDS电路一般包括基准时钟、相位增量寄存器、相位累加器、波形存储器、D/A转换器和低通滤波器（LPF）等模块，如图1.1所示。 相位增量寄存器寄存频率控制数据，相位累加器完成相位累加的功能，波形存储器存储波形数据的单周期幅值数据，D/A转换器将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号，低通滤波器滤除谐波分量。整个系统在统一的时钟下工作，从而保证所合成信号的精确。每来一个时钟脉冲，相位增量寄存器频率控制数据与累加寄存器的累加相位数据相加，把相加后的结果送至累加寄存器的数据输出端。这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS合成信号的一个频率周期，累加器的溢出频率就是DDS输出的信号频率。相位累加器输出的数据的高位地址作为波形存储器的地址，从而进行相位到幅值的转换，即可在给定的时间上确定输出的波形幅值。图SEQ图表\*ARABIC1-1:DDS原理图波形存储器产生的所需波形的幅值的数字数据通过D/A转换器转换成模拟信号，经过低通滤波器滤除不需要的分量以便输出频谱纯净的所需信号。信号发生器的输出频率fo可表示为：(1.1)式中为系统时钟，为系统分辨率，N为相位累加器位数，M为相位累加器的增量。参数确定及误差分析.2参数确定首先确定系统的分辨率，最高频率，及最高频率下的最少采样点数 根据需要产生的最高频率以及该频率下的最少采样点数，由公式(1.2)确定系统时钟的下限值。同时又要满足分辨率计算公式(1.3)综合考虑决定的值。 选定了的值后，则由公式(1.3)可 得＝,据此可确定相位累加器位数N。 然后由最高输出频率(1.4)推出M＝，得出相位增量寄存器为S位。 确定波形存储器的地址位数W，本系统中决定寄存个数据值，因此RAM地址为Z位。一般选用FPGA/CPLD器件作为DDS的实现器件，对于D/A转换器的选择，首先要考虑到D/A转换器的转换速率。要实现所需的频率，D/A的转换速度要大于，然后根据D/A转换器字长所带来的误差，决定D/A的位数。由此选择D/A转换器的型号。3DDS的FPGA实现设计本设计要求DDS实现的性能指标为：当系统时钟频率为24MHz时,分辨率为1.43Hz，当相位增量寄存器为19位时,最高输出频率是749731Hz。(理论上完全可以达到，甚至更高，但是由于受到DA器件及运算放大器的影响，实际中的频率不可能达到)。根据上面所列公式可以得出：累加器位数N=24；相位增量寄存器为19位。如图3.1所示，DDS系统包括相位增量寄存器、相位累加器、地址寄存器、波形存储器、时钟倍频器及地址发生部分等几个模块。内部所有模块均用Verilog语言编写或调用maxplus2中的已有的lpm库文件，其顶层设计用原理图的方式进行模块间的连接。图3.1DDS系统框图下面就上面向个模块的结构进行论述:3.1相位累加器相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作，这个周期就是DDS合成信号的一个频率周期，累加器的溢出频率就是DDS输出的信号频率。相位增量分段寄存器的端口如图3.1.1所示。根据前面的计算可知，相位增量寄存器需要24位。图3.1.1相位增量寄存器图3.1.2是相位增量分段寄存器仿真图，从图中可以看出，在时钟的激励下,累加器的仿真结果是正确的.图3.1.2累加器的仿真结果3.2波形存储器 波形存储器实际上就是一个ROM，波形存储器存储的是所生成波形一周期采样256点的数据值，通过地址的改变，所输出的值就会变化，因为，地址不一定是连续变化的，所以所输出的值也不是连续的，在同样的时钟周期下，地址间隔的变化也就造成了生成波形的频率的变化。地址值每溢出一次，便完成了一个周期的输出。 当改变波形存储器中波形数据时，也就改变了输出波形。图3.2.1ROM模块 ROM的设计直接调用LPM中的库生成，端口分别为：时钟输入端clock,输出数据总线daout(7:0)，输入数据总线result[23:16].地址总线address(7:0)是相位累加器输出高8位的数据.输出数据总线douta(7:0)连接输出缓冲通过FPGA的I/O口输出，作为D/A转换器的输入。3.3相位增量寄存器及显示模块.这个模块的功能是接收从单片中传来的数据.从单片机中传递过来的数据为分两部分,第一是频率控制字,即给相位增量寄存器的控制字.第二是将当前的输出频率显示在数码管上.这个模块的底层文件是基于Verilog语言描述的,在顶层上生成相就的功能模块.其生成的原理图如图3.3.1所示:图3.3.1相位增量寄存器及显示模块上面的顶层模块简要描述如下:clock是系统输入时钟,LED_SEG[7..0]是8段数码管的段选,LED_WEI[2..0]是8个数码管的位选。（这里联接是38译码器的输入端）。其源程序如下:moduleled_print(clock,//输入时钟led_seg,//数码管段选led_wei,//数码管位选Code,data_clk,write_data,);inputdata_clk;inputclock;//时钟输入input[7:0]Code;output[23:0]write_data;output[2:0]led_wei;//132,133,135output[7:0]led_seg;//131,130,128,122,121,120,119,118/*********************************************************/wireclock,rst;reg[2:0]led_wei;reg[7:0]led_seg;reg[23:0]count;//计数器单元reg[3:0]ledbuff;reg[23:0]times;//时分秒要分配的单元reg[3:0]seg_count;reg[3:0]seg_flag;regwrite_flag;reg[23:0]write_data;always@(posedgedata_clk)//送给FPGA的数据改变时.beginseg_count=Code[3:0];//数据位seg_flag=Code[7:4];//标志位case(seg_flag)//在数码管中显示的数字4'b0000:times[3:0]<=seg_count;4'b0001:times[7:4]<=seg_count;4'b0010:times[11:8]<=seg_count;4'b0011:times[15:12]<=seg_count;4'b0100:times[19:16]<=seg_count;4'b0101:times[23:20]<=seg_count;//给控制寄存器中的数据4'b0110:write_data[3:0]<=seg_count;4'b0111:write_data[7:4]<=seg_count;4'b1000:write_data[11:8]<=seg_count;4'b1001:write_data[15:12]<=seg_count;4'b1010:write_data[19:16]<=seg_count;4'b1011:write_data[23:20]<=seg_count;default:begintimes<=times;write_data<=write_data;endendcaseendalways@(posedgeclock)beginif(count==24'd1200000)//begincount=0;endelsebegincount=count+1;//write_data=24'd699;endend/******************数码管扫描程序*************************/always@(count[12:10])begincase(count[12:10])3'h0:led_wei=3'b000;3'h1:led_wei=3'b001;3'h2:led_wei=3'b010;3'h3:led_wei=3'b011;3'h4:led_wei=3'b100;3'h5:led_wei=3'b101;3'h6:led_wei=3'b110;3'h7:led_wei=3'b111;default:led_wei=3'bzzz;endcasecase(count[12:10])3'h0:ledbuff=4'ha;3'h1:ledbuff=4'hb;3'h2:ledbuff=times[3:0];3'h3:ledbuff=times[7:4];3'h4:ledbuff=times[11:8];3'h5:ledbuff=times[15:12];3'h6:ledbuff=times[19:16];3'h7:ledbuff=times[23:20];default:ledbuff=3'bzzz;endcaseendalways@(ledbuff)begincase(ledbuff)4'h0:led_seg=8'h3f;//04'h1:led_seg=8'h06;//14'h2:led_seg=8'h5b;//24'h3:led_seg=8'h4f;//34'h4:led_seg=8'h66;//44'h5:led_seg=8'h6d;//54'h6:led_seg=8'h7d;//64'h7:led_seg=8'h07;//74'h8:led_seg=8'h7f;//84'h9:led_seg=8'h6f;//94'hb:led_seg=8'h76;//H4'ha:led_seg=8'h5b;//Z4'hc:led_seg=8'b00;default:led_seg=8'hzz;endcaseendendmodule3.4FPGA与单片机通信接口设计单片机在读得矩阵键盘的控制字后,必须把相应的数据传递给FPGA。本实验中单片机所传递的数据有两大部分。第一是传递给相位增量寄存器的相位增量字。第二是数码管要显示当前在频率控制字下面的频率输出值。因为FPGA只负责扫描8个数码管，故其显示的频率值必须是单片机计算好后再将其值传递给FPGA显示。如图3.4.1所示:图3.4.1FPGA与单片机通信接口设计单片机与FPGA接口总共用了9根线，一根时钟线外加8根数据线。如图3.4.1所示。每一个时钟下降沿时，单片机传送一个8位的数据到FPGA中。其中8位宽度的数据线中高四位的值表示的是FPGA内各寄存器内约定好的地址，低四位表示的数要传递过来的数据。在FPGA内部有下面一段代码：always@(posedgedata_clk)//送给FPGA的数据改变时.beginseg_count=Code[3:0];//数据位seg_flag=Code[7:4];//标志位case(seg_flag)//在数码管中显示的数字4'b0000:times[3:0]<=seg_count;4'b0001:times[7:4]<=seg_count;4'b0010:times[11:8]<=seg_count;4'b0011:times[15:12]<=seg_count;4'b0100:times[19:16]<=seg_count;4'b0101:times[23:20]<=seg_count;//给控制寄存器中的数据4'b0110:write_data[3:0]<=seg_count;4'b0111:write_data[7:4]<=seg_count;4'b1000:write_data[11:8]<=seg_count;4'b1001:write_data[15:12]<=seg_count;4'b1010:write_data[19:16]<=seg_count;4'b1011:write_data[23:20]<=seg_count;default:begintimes<=times;write_data<=write_data;endendcaseend在单片机每产生一个有下降的时钟信号时，会执行上面一块代码程序。每次传送8位数据后，进行分离如下：seg_count=Code[3:0];//数据位seg_flag=Code[7:4];//标志位再根据各个标志位的不同，传递给FPGA各个寄存器中不同的数据。高四位作为标志位，最多可表示16种不同的情况，而本实验最多只用到其中的12种，因此是满足要求的。3．4顶层框图图3.4.1生成的顶层框图四、实验结果可得到线性调频信号波形（I、Q路）：实验三锁相环路参数测试实验一、实验目的1.掌握VCO压控振荡器的基本工作原理，加深对基本锁相环工作原理的理解；2.熟悉锁相式数字频率合成器的电路组成与工作原理。二、电路工作原理本单元可做基本锁相环和锁相式数字频率合成器两个实验。总体框图如图8-1，电路原理图如8-2所示。图8-1基本锁相环与锁相式数字频率合成器电原理图1．4046锁相环芯片介绍4046锁相环的功能框图如图8-3所示。外引线排列管脚功能简要介绍：图8-3CD4046管脚排列和功能框图第1引脚（PD）：相位比较器2输出的相位差信号，为上升沿控制逻辑。第2引脚（PD）：相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性为PD＝PD⊕PD第3引脚（PD）：相位比较器输入信号，通常PD为来自VCO的参考信号。第4引脚（VCO）：压控振荡器的输出信号。第5引脚（INH）：控制信号输入，若INH为低电平，则允许VCO工作和源极跟随器输出；若INH为高电平，则相反，电路将处于功耗状态。第6引脚（CI）：与第7脚之间接一电容，以控制VCO的振荡频率。第7引脚（CI）：与第6脚之间接一电容，以控制VCO的振荡频率。第8引脚（GND）：接地。第9引脚（VCO）：压控振荡器的输入信号。第10引脚（SF）：源极跟随器输出。第11引脚（R）：外接电阻至地，分别控制VCO的最高和最低振荡频率。第12引脚（R）：外接电阻至地，分别控制VCO的最高和最低振荡频率。第13引脚（PD）：相位比较器输出的三态相位差信号，它采用PD、PD上升沿控制逻辑。第14引脚（PD）：相位比较器输入信号，PD输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。第15引脚（V）：内部独立的齐纳稳压二极管负极，其稳压值V≈5～8V，若与TTL电路匹配时，可以用来作为辅助电源用。第16管脚（V）：正电源，通常选+5V,或+10V，+15V。2．VCO压控振荡器 所谓压控振荡器就是振荡频率受输入电压控制的振荡器。4046锁相环的VCO是一个线性度很高的多谐振荡器，它能产生很好的对称方波输出。电源电压工作在3V~8V之间。本电路取+5V电源。它利用由门电路组成的RS触发器控制一对开关管轮番地向定时电容正向充电和反向充电，从而形成自激振荡，振荡频率与充电电流成正比。与的容量成反比，振荡频率不仅与定时电容、外加控制电压有关而且还与电源电压有关，与外接电阻、的比值也有关。3．锁相式数字频率合成器的工作原理 从图8-2可见，U402（CD4522）、U403（CD4522）、U404（CD4522）为三级可预置分频器，全部采用可预置BCD码同步1/N计数器CD4522，可由4位小型拨动开关选择。U402、U403、U404分别对应着总分频比N的百位、十位、个位分频器，U402、U403、U404的输入端一方面SW401、SW402、SW403分别置入分频比的百位数、十位数、个位数以8421BCD码的形式输入。 使用时按所需分频比N预置好SW401、SW402、SW403的输入数据，，3位程序分频器CD4522的数据输入端~分别接有510K的下拉电阻，当SW401、SW402、SW403没有对系统单元数据输入时，即开路状态时，此时下拉电阻把数据输入端置为“0”电平；当SW401、SW402、SW403工作时，则有相应的“1”电平输入到数据输入端，使之置于“1”电平状态，以便程序分频器进行处理。 在图8-2电路图中，当程序分频器的分频比置成1，也就是把SW401、SW402均断开，SW403置成“0001”状态。这时，该电路就是一个基本锁相环电路。 当三级程序分频器的N值可由外部输入进行编程控制时，该电路就是一个锁相式数字频率合成器电路。用外接信号源所产生的1KHz方波信号，当锁相环锁定后，可得到： 其中， 代入得：，移项得：由此可知，当固定不变时，改变三级程序分频器的分频比N，VCO的振荡输出频率（也就是频率合成器的输出频率）也得到相应的改变。这样，只要输入一个固定信号频率，即可得到一系列所需要的频率，其频率间隔等于，这里为1KHz。选择不同的，可以获得不同的频率间隔。在用信号发生器产生的时钟信号频率时，其准确频率为1KHz。因而经过三级程序分频器与锁相实验后，VCO压控振荡器的输出频率应当是1KHz的N倍数。三、实验内容1．基本锁相环实验（1）观察锁相环路的同步过程；（2）观察锁相环路的跟踪过程；（3）观察锁相环路的捕捉过程；（4）测试环路的同步带与捕捉带，并计算它们的带宽。2．锁相式数字频率合成器实验（1）在程序分频器的分频比N=1、10、100三种情况下：①测量输入参考信号的波形；②测量频率合成器输出信号的波形。（2）测量并观察最小分频比与最大分频比。四、实验步骤及注意事项1．基本锁相环实验（1）观察环路的同步过程锁相环在锁定状态下，如果输入信号参考频率保持不变，而VCO的振荡频率发生漂移导致时，则在环路的反馈控制作用下，使恢复仍然保持=的状态，这种过程叫做同步过程。a.实验方法：将图8-2电路图中SW401、SW402、SW403设置为001状态，此时分频比为N=1。即将程序分频器的分频比设置为1(预置为001状态)。实验电路的锁相环即成为基本锁相环。其=/N=/1=b.以外接信号源作参考信号，加入方波信号源，令信号源输出一个参考频率为50KHz、电平为TTL的参考信号加于相位比较器的端。在TP402处测量，我们可看到，这时经过环路的反馈控制，将偏离前项测出的的参考值而趋向于，直至也等于外接信号源的参考频率值50KHz。这就是同步过程，基本锁相环被外加信号源锁定在的频率上。（2）观察环路的跟踪过程锁相环进入锁定状态后，如果(现等于VCO的振荡频率)不变，输入参考频率发生飘移，则在环路的反馈控制作用下，使跟随着的变化而变化，以保持的环路锁定状态。这种过程叫做跟踪过程。实验方法：在上面实验的基础上将外加信号源的频率(参考频率)逐次改变(模拟产生的漂移)，每改变一次，观察一次的数值，可以看到：随的变化即=的状态。（3）观察环路的捕捉过程锁相环在初始失锁状态下，通过环路反馈控制作用，使VCO的振荡频率调整=的锁定状态，这个过程称为捕捉过程。实验方法：电路连接同前项，TP402处接频率计，测量的数值，实验开始时将信号源频率()远离VCO的中心振荡频率(如令高于1.5MHz或远低于1KHz)使环路处于失锁状态，即，然后将从高端缓慢地降低(或从低端缓慢地升高)，当降低(或升高)到一定数值，频率计显示等于时，即捕捉到了，环路进入锁定状态。（4）测试环路的同步带与捕捉带实验方法：电路连接同前项，令信号源频率()等于50KHz。这时环路应处于锁定状态（=）。a.慢慢增加信号源的频率，直至环路失锁（）。此时信号源的输出频率就是同步带的最高频率。b.慢慢减小信号源的频率，直到环路锁定，此时信号源的输出频率就是捕捉带的最高频率。c.继续慢慢减小信号源的频率，直至环路失锁，此时信号源的输出频率就是同步带的最低频率。d.慢慢增加信号源的频率，直至环路锁定。此时信号源的输出频率就是捕捉带的最低频率。2．锁相式数字频率合成器实验（1）测量UR的频率和波形。用示波器频率计在TP401上测量，应为＝1KHz，高电平＝3.4V，低电平＝0V。（2）测量UV的频率和波形（在TP402）正常工作时UV的波形应和UR同频同相，但UV的占空比与程序分频器的分频比N有关。若N＝1时（K402接2－3脚），与UR的波形相同；N不等于1时（K402接1－2脚），UV波形的占空比小于50％。（3）检查最小分频比和最大分频比。将SW403，SW402都置于0位，SW401从置入十进制数9开始，逐渐减置数值，当输出频率不符合的关系时，表示已不能锁定VCO的频率。频率合成器已不能正常工作。则能满足关系式的最小的分频比值，即为该合成器的最小分频比。同理，增大N的数值能够满足关系式的最大的分频比值，即为该合成器的最大分频比。本合成器分频比的范围满足1～999。五、实验数据环路的同步带与捕捉带的测试①n置001，即，8位开关的4,7位置on同步带锁定→失锁捕捉带失锁→锁定/KHZ/KHZ1.75448.2117.04434.241.75448.1916.94934.451.79548.8217.54434.34②n置001，即，8位开关的1,7位置on同步带锁定→失锁捕捉带失锁→锁定/KHZ/KHZ16.72338.9157.7262.816.68340.2155.8268.716.76343.1156.5269.3测相位比较器的鉴相灵敏度：（KHZ）16.77114.5271.3330.1336.0（）0.140.250.500.750.80（V）0.481.523.1642.32从图中可以看出，在一定范围内，△θ及U与fr均基本满足线性关系。计算VCO压控振荡器的灵敏度：===86.94（KHZ/V）测频率合成器的最大、最小分频比：测得的最大分频比的实际值为20，理论值计算：[]=[340.733/16.72]=[20.38]=20,因此理论上的最大分频比也为20，经验证，理论值与实际值相符合。实验四数字频率合成器的设计一、实验目的1.掌握锁相环及频率合成器原理。2.利用数字锁相环CD4046设计制作频率合成器。3.利用有源滤波器将CD4046输出方波。二、实验原理1．锁相频率合成器原理锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。即将某一基准频率经过锁相环（PLL）的作用，产生需要的频率。原理框图如图7-1所示。图7-1锁相环原理框图由图7-1可知，晶体振荡器的频率经固定分频后得到步进参考频率，将信号作为鉴相器的基准与分频器的输出进行比较，鉴相器的输出正比与两路输入信号是相位差，经环路滤波器得到一个平均电压，控制压控振荡器（VCO）频率的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。锁定后的频率为即。当预置分频数变化时，输出信号频率随着发生变化。锁相环中的滤波器时间常数决定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围，详细原理见参考书。2．CD4046锁相环工作原理数字锁相环CD4046由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。鉴相器有两个共用输入端和，输入端既可以与大信号直接匹配，又可直接与小信号相接。自偏置电路可在放大器的线性区调整小信号电压增益。鉴相器Ⅰ为异或门，鉴相器Ⅱ为四组边沿触发器。由于CD4046的两个鉴相器输入信号均为数字信号，所以称CD4046位数字锁相环。压控振荡器的输出除受输入电压的控制外，还受禁止端INH的控制。当禁止端INH为高电平时，禁止VCO和源极跟随器工作；当禁止端INH为低电平时，允许VCO和源极跟随器输出。齐纳二极管用来辅助电源电压的调整。CD4046的功能框图和管脚排列如图7-2所示。图7-2CD4046管脚排列和功能框图由于鉴相器Ⅰ为异或门，使用时要求两个输入信号必须都是占空比为50%为对称方波，此时它的鉴相范围是，否则线性鉴相范围将减小。在频率合成器中，由于环路中的分频输出信号一般都不是对称方波，故都不使用鉴相器Ⅰ。鉴相器Ⅱ为四组RS边沿触发器，它具有鉴相/鉴频的功能，不像鉴相器Ⅰ依靠电平鉴相，鉴相器Ⅱ是依据脉冲边沿进行鉴相，对占空比无特殊要求，因而常使用在频率合成器中。鉴相器Ⅱ在不同输入相位差下输出的时域波形及鉴相特性曲线如7-3所示。图7-3鉴相器Ⅱ的时域波形和鉴相特性因为鉴相器Ⅱ输出级是由一个增强型P沟道场效应管和一个增强型N沟道场效应管组成的三态驱动电路，当管脚上的参考频率高于管脚上的比较信号频率时，鉴相器Ⅱ输出管脚电压中的直流分量增加，这一增加的直流分量控制VCO振荡频率迅速提高；当低于管脚上的比较信号频率时，管脚电压中的直流分量减小，而这一减小的直流分量控制VCO振荡频率迅速降低。管脚的脉冲宽度表明了相位差的大小，当两个输入信号相同时，则输出呈高阻状态。VCO的输出频率最高不超过1.5MHz（74HC4046为15MHz左右），决定振荡频率的不仅和电源电压有关，而且与外接阻容元件有关。振荡频率的定时元件有、和电容，无信号输入时，VCO将振荡在最低频率上。当使用不同电源时，与的关系、与的关系、/和/的关系如图7-4(a)、(b)、(c)所示。图7-4VCO频率特性参数3．参考测量分析（1）VCO的压控灵敏度与线性度。前已指出，VCO的压控灵敏度是单位电压控制下，VCO输出角频率的变化量，记作，定义为理想的压控灵敏度应是不变的，但实际中的是变化的，这样压控特性是非线性的，通常用线性度参量来描述线性度，越接近1越好，的定义为（2）、及的测量与计算为环路的自然谐振角频率，为阻尼系数，为频率转换时间（即频率合成器输出从某一频率跳变到另一频率的时间）。环路锁定后，相位差为常量，鉴相器输出电压是直流电压，环路滤波器输出也为直流电压，用示波器可观测的状态变化，判定环路是否入锁。改变分频比的数值，环路即刻失锁，若频差在捕捉带内，经短时间频率的牵引，又进入锁定状态。频率合成器从失锁到入锁的时间，称为频率转换时间。实际测量时，可用一低频TTL信号源接到分频器预置码的某一位上。利用低频信号源高低电平，取代对应的两个可预置码，再用示波器同时观测信号源波形和点的波形，从示波器上读出峰值时间和频率转换时间的特征参数。对应波形如图7-5所示。图7-5分频比N改变时的波形图7-5表明，TTL方波的控制下，环路分频比周期性的改变。鉴相器输出一个周期性频率阶跃信号，从某一电压开始（或）。经历一个瞬态响应过程，完成频率牵引和相位锁定，达到新的稳态直流电压（或）。可以利用和换算出阻尼系数和自然谐振角频率。它们分别为CD4046中不包含环路滤波器，内部的鉴相器和压控振荡器相互独立，使用者可根据不同要求，合理地设计出环路滤波器参数，由于VCO输入阻抗极高，在设计环路滤波器时可以不考虑其影响。因锁相环是一个典型的自控系统（即相位反馈控制系统），和是两个重要的参量，它对环路的性能影响很大。过大时，环路滤波器特性变差，输出相位噪声增大；过小，在频率转换过程中，的瞬态过冲较大，导致加长。通常取值范围是由频率合成器的步进间隔和工作频率范围，可计算出分频比的变化范围。一般取在。环路滤波器通常使用积分滤波器和无源比例积分器，如图7-6(a)和7-6(b)所示。图（a）RC积分器(b)无源比例积分器对于使用积分器的频率合成器，有式中，是鉴相灵敏度，对数字电路的鉴相器，是固定值。CD4046鉴相器Ⅱ鉴相灵敏度为。电容的取值范围为。对于使用无源比例积分器的频率合成器，有值得提到的是，若采用一节积分器作为环路滤波器，它的稳定性、频率捕捉范围等性能较差，因此应用较少。无源比例滤波器具有两个独立的时间常数，因此和大体上能独立选择，这种灵活性使它获得广泛应用。4．总体设计方案总体设计方案的参考框图如图7-7所示。方案要求频率合器的工作范围在100~160kHz,输出为方波等。数字锁相环CD4046中的VCO输出为单极性多谐振荡方波，因CD4046的管脚5加低电平时VCO起振、加高电平停振（VCO高阻输出）。CD4046中集成了两个鉴相器，即PDⅠ和PDⅡ，前者为异或门（不用），后者是触发器型鉴相器（选用）。分频器限定采用计数器CD4522。采用三片CD4522组成分频器时，每片的预置端（ABCD）要置入数码。三、主要设计指标图7-7总体设计框图1限定使用锁相环CD4046芯片,要求输出信号为方波;2输出频率范围内:100KHZ~300KHZ,频率步进间隔为20KHZ;3在频率转换20KHZ步进间隔时,要求频率转换时间小于5ms;4设计使用5V稳压电源四、实验内容1、确定三参数R1、R2、C，由VCO频率特性参数图确定。当使用不同电源时，C1与f0的关系、C1与的关系、R2/R1和/的关系如图（a）、（b）、（c）所示。步骤：、已知电源电压5V，输出频率范围：100KHZ~300KHZ，可得=/=300/20=15，对照上图（c），找到/=15的水平线，与VDD=5V的曲线相交，易得10<R2/R1<100。、对照上面的第一个图，若要频率达到100KHZ以上并且VDD=5V，则R1=10K。、依然对照上面第一个图，由已确定的R1=10K,若要频率达到100KHZ以上，则可得10pF<C<100pF,取C=40pF。、对照第二个图，若要频率达到100KHZ以上，且10<R2/R1<100，R1=10K，可得100K<R2<1000K,电路板上提供了510K的电阻，因此确定R2=510K，综上可得：R1=10K，R2=510K，C=40pF又因为本实验是频率合成，所以应选择CD4046的鉴相器2，即K402应接2.完整电路图如下：、环路滤波器的参数设计与测量①由实验二知，VCO压控振荡器的灵敏度=86.94（KHZ/V）②==0.796(V/rad)③ ,④测得快捕时间=2ms,频率转化时间=6ms。⑤=4/0.002=2000（rad/s）计算得:==14.7K==16.96实验七匹配滤波器一、实验目的1.了解匹配滤波器的工作原理。2.掌握二相编码脉压信号的压缩比、主旁瓣比、码元宽度的测量方法。3.加深和巩固课堂所学有关距离分辨力、横向滤波器和匹配滤波器方面知识。二、实验仪器示波器、直流稳压电源、万用表三、实验原理二相编码信号的匹配滤波器为：H(f)=(f)*(f)式中，(f)为子脉冲匹配滤波器，(f)为横向滤波器（即抽头加权延时线求和网络）。二相编码信号的匹配滤波器结构如图1所示。横向滤波器子脉冲匹配滤波器横向滤波器子脉冲匹配滤波器图1二相编码信号的匹配滤波器结构子脉冲匹配滤波器频率特性为：(f)=sinc(fT)横向滤波器频率特性为：(f)=式中，P为码长，T为码元宽度，为二相编码信号。在此，采用数字信号处理省略了子脉冲匹配滤波器，所以脉压输出不再是三角波而是方波。横向滤波器（即抽头加权延时线求和网络）的结构如图2所示，在此采用超大规模集成电路完成。四、实验电路该实验箱能够产生矩形脉冲、m序列、PN截断码、巴克码、互补码等多种信号以及其对应的匹配滤波输出。通过按键的选择，可以观察各种信号形式以及对应的匹配滤波器输出结果，测量各种信号的脉压参数。具体实验电路如下所示：图6-1图6-1匹配处理系统实验箱实验箱OUT1端口为原始波形信号输出，OUT2端口为信号匹配滤波输出。数码管用以显示当前信号波形以及频率指示，K1~K8用来选择波形以及当前信号频率。其含义如下：按键K1：数码管显示P。单脉冲。周期1ms；脉冲宽度30ms。按键K2：数码管显示SP。脉冲串。周期1ms；脉冲宽度10s。一个周期有7个单脉冲。按键K3：数码管显示31。31位m序列。无限长；码元宽度1s。按键K4：数码管显示P31。31位PN截断码。周期1ms；码元宽度1s。按键K5：数码管显示b13。13位巴克码。周期1ms；码元宽度1s。按键K6：数码管显示cb47。4位/7位组合巴克码。周期1ms；码元宽度1s。按键K7：数码管显示c32。双路32位互补码。周期1ms；码元宽度1s。按键K8：数码管显示c321。输出其中一路32位互补码。周期1ms；码元宽度1s。注：（1）每次按键，实验箱OUT1输出码元信号，OUT2相对应的匹配输出。（2）同一按键再按一次，码元宽度增加，数码管显示带小数点。五、实验内容与步骤1、检查实验箱电源以及信号输出的连接方式。2、打开实验箱电源以及示波器，调整示波器使观察信号最佳。3、按键K1，数码管显示P，观察OUT1输出的单脉冲信号以及OUT2输出的匹配滤波信号，记录输出波形。4、用示波器测量压缩比、主旁瓣比、码元宽度等参数。5、再次按键K1，改变单脉冲信号码元宽度，LED4显示带小数点。观察信号及匹配滤波器输出的改变，测量各项参数。6、依次按键K2~K7，选择不同的信号，重复步骤2~4，观察波形，记录数据。7、关闭实验电源，总结实验数据。8、将实验记录数据填入表1，进行分析。六、实验结果A.波形1、按键K1（单脉冲）按键K2（脉冲串）按键K3（31位m序列）按键K4（31位PN截断码）5、按键K5（13位巴克码）6、按键K6（4位/7位组合巴克码）7、按键K7（双路32位互补码）按键K8（输出其中一路32位互补码）B.表格表1测试数据序号信号波形码元宽度压缩比主旁瓣比1单脉冲30s----2脉冲串10s33.93--331位m序列1s3138431位PN截断码1s315.55513位巴克码1s13.0512.7864位/7位组合巴克码1s28.63.817双路32位互补码1s32.64.568其中一路32位互补码1s32.64.56注意事项：压缩比=主旁瓣比=其中，观察OUT1输出的脉冲串信号以及OUT2输出的匹配滤波信号，测量压缩比时应该测3dB主峰宽度，其余信号匹配滤波器输出为方波，直接测就行了。在测量电压时应保持电压灵敏度一致，同时直流偏置offset设为0。测主旁瓣比应测平台电压。实验八相关器实验在雷达、通信、自动控制和各种信号处理系统中，被处理的信号通常掺杂着许多噪声干扰，影响信号的检测。为了解决在噪声干扰下可靠地传播信息，从接受的信号中提取所需要的信息，从接受的信号中提取所需要的信号，发展了相关处理方法。相关方法是信号分析、信号检测中常用的一种基本方法。人们利用了周期信号自相关函数仍然是周期的且随时间衰减得很慢，而噪声的自相关函数随时间的增长很快就衰减为零的特性，可用相关器从信号和噪声的混合波形中检测出周期信号来。一、实验目的1、了解相关器的工作原理。2、加深理解相关器与匹配滤波器的关系。3、掌握采用相关器进行信号处理的方法。二、实验仪器信号源、示波器、直流稳压电源、万用表。三、实验原理1.自相关器自相关器运算是对一个信号或一个随机信号或信号加噪声的混合波形而言的，它的原理方框图如图1所示。图1自相关器信号和噪声混合波形x（t）分为两路加入乘法器，一路直接加入，另一路经延迟线（延时）加入。二者相乘后送至积分器。在积分器的输出端即可得到信号和噪声混合波形的自相关函数Rx（τ）：Rx（τ）=Rs（τ）+Rn（τ）+Rsn（τ）+Rns（τ）其中，Rs（τ）和Rn（τ）分别为信号和噪声的自相关函数；Rsn（τ）和Rns（τ）分别为信号噪声和噪声信号的互相关函数。当信号和噪声不相关时，Rsn（τ）和Rns（τ）均为零；当τ足够大时，噪声的自相关函数Rn（τ）衰减为零，这时：Rx（τ）=Rs（τ）==噪声的自相关函数Rn（τ）随着τ的增加很快地衰减；而信号的自相关函数Rs(τ)则随着τ的增加仍保持着周期性的变化，这样便可从噪声中检测出周期信号来。2.互相关器互相关运算是对两个信号或两个不同的随机过程而言的。它的原理方框图如图2所示。图2互相关器Rxs（τ）==Rs（τ）+Rns（τ）上式当输入信号与噪声不相关时，Rns（τ）为零。因此在互相关输出端就直接得到输入信号的自相关函数Rs（τ）。用互相关器检测信号时，这两个信号必须有相同的周期且建立同步关系。在图2中，若s（t）为雷达发射信号，x(t)为回波信号，则它们的同步关系是很容易满足的。在实际应用中，互相关器在接受周期脉冲信号时特别有用，互相关接收可以用图3的原理来实现。3.自相关器和互相关器的共同点从上述可知，当输入信噪比小时，互相关器比自相关器更为有效。然而，当输入信噪比大时，这两种相关器的检测能力则相差无几。显然，这是因为当输入信噪比小时，互相关去利用了一个没有噪声干扰的本机信号，而这个本机信号在自相关器则是一个被噪声干扰了得混合波形，只有当信噪比足够大时，这个混合波形才与无噪声干扰的本机信号波形相差无几。可见，在大信噪比时，采用自相关器其效果同互相关器一样好，且便于实现。四、实验电路本实验装置主要由波形产生电路以及相关运算电路两个模块组成。主要使用了单片机和FPGA两种可编程的器件联合实现的，单片机处理开关扫描和显示电路，FPGA实现波形产生与输出选择，具有很大的灵活性和开放性，系统原理图如图4所示。图4相关器实验原理框图如图所示，本相关器实验装置由回波信号x（t）产生器、发射信号s（t）产生器、延时电路、乘法器、低通滤波器及外围控制电路及显示电路等组成。乘法器和低通滤波器完成相关运算功能，其原理上面已经介绍。发射信号产生器产生脉冲、M序列和PN码；回波信号产生器对脉冲串、M序列和PN码进行多普勒调制，模拟运动目标回拨；延时电路则根据要求产生0~15个延时间隔的参考信号。本实验装置的单片机选用的时Atmel公司的单片机AT89C55WD，单片机的数据地址复用口P0全部与FPGA相连，此外地址的高三位线也于FPGA相连，这主要是为了让FPGA承担为单片机地址译码选通外设的作用。单片机的WR、RD和ALE也与FPGA相连，这是为了保证单片机与FPGA的通信时的时序问题。单片机的IO口P1口的8个I/O口全部接到开关上，使用独立式按键结构中的查询方式。按键输入低电平有效，上拉电阻保证按键断开时，I/O口为高电平。本实验装置使用四只数码管作为显示，选用共阴电路。因单片机I/O口有限，故使用串行移位寄存器74HC595串行连接以控制显示器的显示输出。在单片机只需要用三个I/O口分别与74HC595的14（SER）脚，11（SRCLK）脚和12（RCLK）脚。鉴于篇幅限制，只画了两片74HC595和LED，实现电路中是四片（74HC595的工作时序以及工作状态参见相关资料）。本实验装置所用的FPGA芯片是Altera公司生产的EPF10K10QC208，它属于是FLEX10K系列芯片。FPGA实现单片机输入的控制信号的地址译码，并通过接收的信号控制外设。从单片机传过来的控制信号，通过FPGA译码并将控制信号转送到外部的CD4051和CD4053两个模拟开关电路，选择合适的输出信号。五、实验内容和步骤本实验装置按键、数码管、功能和输出信号类型等操作如表1所示。表1按键、数码管、功能和输出信号类型所截图如下：0001：0023：0045：0047：0501：0523:0545：0547：1001：1023：1045：1047：1501：1523：1545：1547：2001：2023：2045：2047：2501：2523：2545：2547：2501：2523：2545：2547：3001：3023：3045：3047：3501：3523：3545：3547：4001：4023：4045：4047：4545：4547：5045：5047:5545:5547:2、实验装置的连接实验装置的Q9座“INPUT”连接到“信号源”上；Q9座“OUT1”和“OUT2”分别连接到示波器的两个输入端“CH1”和“CH2”上；正确连接“＋5V”和“±12V”电源。Q9座“INPUT”对应的“信号源”输出频率设置为500Hz。3、测量、记录并分析波形（1）按“K1”或“K2”键，使数码管“DISP1”显示“0”；按“K5”或“K6”键，使数码管“DISP3”显示“0”；按“K7”或“K8”键，使数码管“DISP4”显示“1”，观测并记录“OUT1”和“OUT2”输出波形；再按“K5”或“K6”键，使数码管“DISP3”显示“2”；按“K7”或“K8”键，使数码管“DISP4”显示“3”，观测并记录“OUT1”和“OUT2”输出波形；再按“K5”或“K6”键，使数码管“DISP3”显示“4”；按“K7”或“K8”键，使数码管“DISP4”显示“5”，观测并记录“OUT1”和“OUT2”输出波形；再按“K5”或“K6”键，使数码管“DISP3”显示“6”；按“K7”或“K8”键，使数码管“DISP4”显示“7”，观测并记录“OUT1”和“OUT2”输出波形。（2）按“K5”或“K6”键，使数码管“DISP3”显示“7”；按“K7”或“K8”键，使数码管“DISP4”显示“5”；按“K3”