2021年武汉轻工大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案)

2021年武汉轻工大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题13264m=4，采用低位交叉方式。存储周期T=200ns64r=50ns。该交叉存储器的带宽是（）。A.32×107bit/s B.8×107bit/s C.73×107bit/s D.18×107bit/s2、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM区。若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。A.7 B.8 C.14 D.163、在C语言程序中，下列表达式中值为True的有（）。I.123456789=（int）（float）l23456789Ⅱ.123456==（int）（float）1234561Ⅲ.123456789-（int（double）123456789A.仅IⅡ B.仅I、Ⅲ 仅ⅡⅢ D.、Ⅱ、Ⅲ4、某字长为8位的计算机中，已知整型变量xy的机器数分别为[x]

补

=l0110000。若整型变量z=2x+y/2，则z的机器数为（）。补A.11000000 B.00100100 C.10101010 溢出5、在补码加减交替除法中，参加操作的数和商符分别是（）。A.绝对值的补码在形成商值的过程中自动形成B.补码在形成商值的过程中自动形成C.补码由两数符号位“异或”形成D.绝对值的补码由两数符号位“异或”形成6、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（）。为代价的“0”的优先级相等I/OI/O设CPU的判优方式中断判优逻辑既可以通过硬件实现，也可以通过软件实现，A.I，II B.I，III，IV C.I，II，IV D.I，IV7、在（）结构中，外部设备可以和主存储器单元统一编址。A.单总线 B.双总线 C.三总线 以上都可以8、将高级语言源程序转换为机器目标代码文件的程序是（）。A.汇编程序 B.链接程序 C.编译程序 解释程序9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的A.I、Ⅱ B.IⅢ C.I、Ⅳ 、、Ⅳ10、下列关于主存储器（MM）和控制存储器（CS）的叙述中，错误的是（）。A.MM在CPU外，CS在CPU内B.MM按地址访问.CS按内容访问C.MM存储指令和数据，CS存储位置D.MM用RAM和ROM实现，CS用ROM实现11、某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法（下地址字，段法）确定下条微指令地址，则微指令中下地址字段的位数至少是（）。A.5 B.6 C.8 D.912、下列关于一地址指令的说法正确的是（）。只有一个操作数一定有两个操作数，其中一个是隐含的，完成功能C.如果有两个操作数，则两个操作数相同，完成功能D.可能有两个操作数，也可能只有一个操作数138310条零地址指令，则最多有（）条一地址指令。A.20 B.14 C.10 D.614、在统一编址的方式下，存储单元和I/O设备是靠（）米区分的。A.不同的地址码B.不同的地址线C.不同的指令D.15640像素×48065536色的图片（采用无压缩方式），假56kbit/s，大约需要的时间是（）。A.34.82s B.42.86s C.85.71s D.87.77s二、填空题16、计算机是计算结构的重要组成部分，也是计算机不同于一般电设备的本质所在。17、指令寻址的基本方式有两种方式和 方式。18、汉字、 、 是计算机用于汉字输入、内部处理、输出三种不用途的编码。19、中断处理过程可以嵌套进行的设备可以中的中断服务程序。20、2000年，超级计算机最高浮点运算速度达到每次，我国号计算的运算速度达到3840亿次，使我国成之后第三个拥有高速计算机的国家。21、主存储器容量通常以MB表示，其中M= ，B= 硬盘容量通常以GB表示其中G= .22、闪速存储器能提供高性能、低功耗、高可靠性以能力，因此作于便携式电脑中。23、总线同步定时协议中，事件出现在总线的时刻信号确定，总线周期的长是 的。24、中断处理需要有中。中断 产生，中等硬件支持。25、双端口存储器和多模块交叉存储器属于 存储器结构。前者采用 技术后者采用 技术。三、名词解释题26、指令：、硬件向量法：、计算机指令：29、微指令：四、简答题30CPUI/0场合？31、计算机指令中一般包含哪些字段？各有什么作用？32、什么是指令周期、机器周期和时钟周期？三者有何关系？33、请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？五、计算题34、一个16K×16lK×4位的DRAM64×64构成，试问：采用异步刷新方式，如果最大刷新间隔为2ms间隔是多少？如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设存储器的存储周期为0.5us，“死区”占多少时间？“死时间率”为多少（期为2ms）？35、某计算机采用5级指令流水线，如果每级执行时间是2ns，求理想情况下该流水线的加速比和吞吐率。36、某32位计算机，CPU主频为800MHz，Cache命中时的CPI为4，Cache块大小为32B；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为40ns；存储器总线宽度为32位，总线时钟频率为200MHz，支持突发传送总线事务。每次读突发传送总线事务的过程包括送首地址和命令、存储器准备数据和传送数据。每次突发传送32B，传送地址或32位数据均需一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。CPU和总线的时钟周期各为多少？总线的带宽（即最大数据传输率）为多少？Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？存储器总线完成一次读突发传送总线事务所需的时间是多少？若程序BP执行过程中，共执行了1001.2次访存，Cache缺失率为5%BP的CPU执行时间是多少？六、综合题37、写出一个定点8位字长的二进制数在下列情况中所能表示的真值（数值）范围：不带符号数表示。原码表示。补码表示。反码表示。移码表示。38p：“for（inti0；iN；i++）sum+=A[i]；”。假设编译时变量sum和iR1和R2中。常量N在寄存器R6中，数组A的首地址在寄存器R3中。程序段P起始地址为08048100H，对应的汇编代码和机器代码见下表。M32bne式：OP为操作码：Rs和Rd为寄存器编号：OFFSET为偏移量，用补码表示。请回答下列问题，并说明理由。M的存储器编址单位是什么？已知sllA中每个元素占多少位？表中bne指令的OFFSET字段的值是多少？已知bne指令采用相对寻址方式，当前，PC内容为bne指令地址，通过分析题表中指令地址和bne指令内容，推断出bne指令的转移目标地址计算公式。若M采用如下“”的5级指令流水线：IF（取指）、ID（译码及取数）、EXE（执行）、MEM（访存）、WB（写回寄存器），且硬件不采取任何转发措施，分支指令的执行均引起3个时钟周期的阻塞，则P中哪些指令的执行会由于数据相关而发生流水线阻塞？哪条指令的执行会发生控制冒险？为什么指令1的执行不会因为与指令5的数据相关而发生阻塞？39、某机器采用一地址格式的指令系统，允许直接和间接寻址（机器按字寻址）。机器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器R。和基址寄存器Ra，均为16位。若采用单字长指令，共能完成105一次间接寻址的范围又是多少？是多少？画出其指令格式并说明各字段的含义。若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？参考答案一、选择题、C、C、C、A、B、B、A、C、C、B、C、D、B、A、D二、填空题16、软件系统17、字向位向18、输入编码（或输入码）内码（或机内码）字模码19、优先级高优先级低20、1万亿神威美国、日本21、220 8位（1个字节）23022、瞬时启动固态盘23、总线时钟固定24、优先级仲裁向量控制逻辑25、并行空间并行时间并行三、名词解释题26、指令：是一种经过编码的操作命令，它指定需要进行的操作，支配计算机中的信息传递以及主机与输入输出设备之间的信息传递，是构成计算机软件的基本元素。27、硬件向量法：硬件向量法就是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。28、计算机指令：计算机硬件能识别并能直接执行操作的命令，描述一个基本操作.29、微指令：控制器存储的控制代码，分为操作控制部分和顺序控制部分。四、简答题30、答：CPU与I/0之间传递信息常采用三种联络方式：直接控制（立即响应）、同步、异步。适用场合分别为：直接控制适用于结构极简单、速度极慢的I/0设备，CPU直接控制外设处于某种状态而无须联络信号。CPU与I/0CPUI/0速度差较大、远距离传送的场合。31、答：包含地址码和操作吗；操作码表示操作的类型；地址码一半表示操作数和操作结果的存储位置32、答：CPU每取出并执行一条指令所需的全部时间叫指令周期；机器周期是在同步控制的机器中，执行指令周期中一步相对完整的操作（指令步）所需时间，通常安排机器周期长度=主存周期；时钟周期是指计算机主时钟的周期时间，它是计算机运行时最基本的时序单位，对应完成一个微操作所需的时间，通常时钟周期=计算机主频的倒数。33、答：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。五、计算题34、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。采用异步刷新方式，在2ms时间内把芯片的64新间隔=2ms/64=31.25𝜇s，可取的刷新间隔为31𝜇s。如果采用集中刷新方式，则存储器刷新一遍最少用64的存储周期为0.5𝜇s，则“死区”=0.5𝜇s×64=32𝜇s，“死时间率”=32𝜇s/2000𝜇s×100%=l.6%。35、44.解析：流水线的加速比指采用流水线技术时指令的执行速度与等效的不采用流水线技术的指令执行速度之比，理想情况加速比等于流水线的级数。吞吐率指每秒钟能处理的指令数量。本题中计算机采用5级指令流水线，所以理想情况下加速比等于5。现在每完成一条指令的时间是2ns，则最大吞吐率等于1/2ns=5×108。36、解析：CPU的时钟周期为1/800MHz=1.25ns。总线的时钟周期为1/200MHz=5ns。总线带宽为4B×200MHz=800MB/s或4B/5ns=800MB/s。因为每次读突发传送32B，而Cache32B1个读突发传送总线事务来完成一个主存块的读取。一次读突发传送总线事务包括一次地址传送和32B1个总线时钟周期传输地址，即5ns出需要40ns+（8-1）×5ns=75ns40ns时，数据的读取与传输是可以重叠的，所以只需要加上最后一个体读出的数据的传输时间即可，即5ns突发传送总线事物时间为5ns+75ns+5ns=85ns。BP的CPUCache命中时的指令执行时间和Cache缺失时带来的额外开销。命中时的指令执行时间：100×4×l.25ns=500ns。指令执行过程缺失时的额外开销：1.2×100×5%×85ns=510ns。可得，BP的CPU执行时间：500ns+510ns=1010ns。六、综合题37、解析：此题考查各种机器数的表示范围：1）不带符号数表示范围：0~255。2）原码表示：-127~+127。3）补码表示：-128~+127。4）反码表示：-127~+127。5）移码表示：-128~+127。38、解答：该题为计算机组成原理科目的综合题型，涉及指令系统、存储管理以及CPU三个部分内容，考生应注意各章节内容之间的联系，才能更好的把握当前考试的趋势。M324B，观察表中各指令的444B1B，所以该计算机是按字节编址的。在二进制中某数左移两位相当于以乘四，由该条件可知，数组间的数据间隔为4个地址单位，而计算机按字节编址，所以数组A中每个元素占4B。由表可知，bne1446FFFAH，根据题目给出的指令格式，后2B的内容为OFFSET字段，所以该指令的OFFSET字段为FFFAH，用补码表示，值为-6.当系统执行到bne指令时，PC自动加4，PC的内容就为08048118H，而跳转的目标是08048100H，两者相差了18H，即24个单位的地址间隔，所以偏移址的一位即是真实跳转地址的-24/（-6）=4位。可知bne指令的转移目标地址计算公式为（PC）+4+OFFSET*4。由于数据相关而发生阻塞的指令为第2、3、4、6条，因为第23、4、6条指令都与各自前一条指令发生数据相关。第6五条指令与下次循环的第一条指令虽然有数据相关，但由于第6条指令后有3个时钟周期的阻塞，因而消除了该数据相关。39、解析：首先，由于MDR为1616位。又由于采用了单字长指令，因此指令字长为161057位。从题意可以看出，需要实现直接寻址、间接寻址、变址寻址、基址寻址这4种寻址方式，故取两位