组合逻辑电路设计与实验报告

组合逻辑电路设计实验报告实验题目组合电路逻辑设计一：用卡诺图设计8421码转换为格雷码的转换电路。用74LS197产生连续的8421码，并接入转换电路。记录输入输出所有信号的波形。组合电路逻辑设计二：用卡诺图设计BCD码转换为显示七段码的转换电路。用74LS197产生连续的8421码，并接入转换电路。把转换后的七段码送入共阴极数码管，记录显示的效果。实验目的（1）学习熟练运用卡诺图由真值表化简得出表达式（2）熟悉了解74LS197元件的性质及其使用程序设计格雷码转化：真值表如下：

卡诺图:GoCiDi：o、\00M1110D'i.：：：o00011110000000000cr11'01L_11_jj0101k,,1JG1100001100111011I11010Q1Go=DoDi+DP=D。©叫GaG1=Dp：2+D1D2=D1©D2\Da：2Di：o011110：Dj：2Di；o■00'011110000o0000D6A0101010100i111.0101110D1i1000u1000G2=D2D3+D2D3=D2©D3G3=D‘电路原理图如下：

七段码显示：真值表如下:BCD3BCD2BCD1BCDOabcdeH□n□n□n□nn卡诺图:,D?：£：0001.11项00601§6111<1Jxk100iSa=D+D3+D之D。+D之Do=D+D3+D^D；

D1：2Di*、\oc■$11110)0(1)Kfl))11，•迎K111CT1KTD101^KXSbSeSbD1：2Di*、\oc■$11110)0(1)Kfl))11，•迎K111CT1KTD101^KXSbSeSb=D2+D0D1+D0D1=D2+D0㊉D1Dl：o、\000111.10DO1rlDI1X：11M1XKJ10J_2)KSc=D1+D0+D2\Dk2De、X)0plli10GO010■1:X：!'■IL10XX10■i：JSt!SmDm00.011110疝•0-X10100-X01100-XXl；0：:1.X_£ySd=D3+Did2+Did0+D1D0D2+D0D2Se=Did0+D0DX\D3:3■go.0111ia00Cl_1/XA)01O'Lx1LIO'0XA项：O'1Sf据3:震Di：｛)0111.10oo0CL—FT010u[111.0又d10J1.JA2Sf=D3+D1D0+DD2+D0D2Sg=D3+D1D2+DID0+DID2电路原理图如下:

程序运行与测试格雷码转化：逻辑分析仪显示波形:CP七段数码管显示:・|・|・|・|・|・|・|・’ABCCEF^iDP12-i-ffl-irn-n实验总结与心得相关知识：异步二进制加法计数器满足二进制加法原则：逢二进一（1+1=10，即Q由1一0时有进位。）组成二进制加法计数器时，各触发器应当满足：每输入一个计数脉冲，触发器应当翻转一次；当低位触发器由1变为0时，应输出一个进位信号加到相邻高位触发器的计数输入端。集成4位二进制异步加法计数器：74LS197IIUhIIII」IITOC\o"1-5"\h\zDOQO—D1Q1—□2Q2D3Q3—CLK1CLK2PLMR74LS197MR是异步清零端；PL是计数和置数控制端；CLK1和CLK2是两组时钟脉冲输入端。D0~D3是并行输入数据端；Q0~Q3是计数器状态输出端。本实验中，把CP加在CLK1处，将CLK2与Q0连接起来，实现了内部两个计数器的级联构成4位二进制即十六进制异步加法计数器。74LS197具有以下功能：（1）清零功能当MR=0时，计数器异步清零。本实验中将Q1、Q3的输出连接与非门后到MR，就是为了当计数器输出10时（即1010），使得MR=0，实现清零，使得计数器重新从零开始。（2）置数功能当MR=1，PL=0，计数器异步置数。（3）二进制异步加法计数功能当MR=1,PL=1,异步加法计数。共阴极数码管共阴极数码管是把所有led的阴极连接到共同接点com