fpag综合教程-高级篇dsp builder设计深入

EDA技术与VHDL

第10章DSPBuilder设计深入

10.1FIR数字滤波器设计

10.1.1FIR滤波器原理10-110-210-310-410.1FIR数字滤波器设计

10.1.1FIR滤波器原理图10-13阶FIR滤波器结构10.1FIR数字滤波器设计

10.1.2使用DSPBuilder设计FIR滤波器

1．3阶常数系数FIR滤波器设计10-510.1.2使用DSPBuilder设计FIR滤波器

1．3阶常数系数FIR滤波器设计图10-13阶FIR滤波器结构10.1FIR数字滤波器设计

10.1.2使用DSPBuilder设计FIR滤波器

1．3阶常数系数FIR滤波器设计ChirpSignal模块：（ChirpSignal）库：Simulink中Sources库参数“InitialFrequency（Hz）”设为“0.1”参数“Targettime”设为“10”参数“Frequencyattargettime（Hz）”设为“1”参数“Interpretvectorsparametersas1-D”选中Gain模块：（Gain）库：Simulink中MathOperations库参数“Gain”设为“127”参数“Multiplication”设为“Elementwise(K.*u)”Scope模块：（Scope）库：simulink中sinks库参数“NumberofAxes”为“2”

10.1FIR数字滤波器设计

10.1.2使用DSPBuilder设计FIR滤波器

1．3阶常数系数FIR滤波器设计图10-3FIR滤波器仿真结果10.1FIR数字滤波器设计

2、4阶FIR滤波器节设计图10-4直接I型FIR滤波器结构

10.1FIR数字滤波器设计

2、4阶FIR滤波器节设计图10-5直接I型4阶FIR滤波器节10-610.1FIR数字滤波器设计

2、4阶FIR滤波器节设计图10-6直接I型4阶FIR滤波器节

10.1FIR数字滤波器设计

2、4阶FIR滤波器节设计Xin、hn0、hn1、hn2、hn3模块：（Altbus）库：AlteraDSPBuilder中IO&Bus库参数“BusType”设为“signedInteger”参数“NodeType”设为“Inputport”参数“numberofbits”设为“9”yn模块：（Altbus）库：AlteraDSPBuilder中IO&Bus库参数“BusType”设为“signedInteger”参数“NodeType”设为“Outputport”参数“numberofbits”设为“20”10.1FIR数字滤波器设计

2、4阶FIR滤波器节设计xn4模块：（Altbus）库：AlteraDSPBuilder中IO&Bus库参数“BusType”设为“signedInteger”参数“NodeType”设为“Outputport”参数“numberofbits”设为“9”ParallelAdderSubtractor模块：（ParallelAdderSubtractor）库：AlteraDSPBuilder中Arithmetic库参数“Add(+)Sub(-)”设为“++++”使用“Pipeline”参数“ClockPhaeseSelectioon”设为“1

10.1FIR数字滤波器设计

2、4阶FIR滤波器节设计Delay、Delay1、Delay2、Delay3模块：（Delay）库：AlteraDSPBuilder中Storage库参数“Depth”设为“1”参数“ClockPhaseSelection”设为“1”

Product模块：（Product）库：AlteraDSPBuilder中Arithemtic库参数“Pipeline”设为“2”参数“ClockPhaseSelection”设为“1”不选择“UseLPM”

10.1FIR数字滤波器设计

3、16阶FIR滤波器模型设计

图10-7fir4tap子系统10.1FIR数字滤波器设计

3、16阶FIR滤波器模型设计

图10-8fir4tap子系统内部原理图

10.1FIR数字滤波器设计

3、16阶FIR滤波器模型设计

图10-916阶直接I型FIR滤波器模型

10.1FIR数字滤波器设计

3、16阶FIR滤波器模型设计

xin模块：（Altbus）库：AlteraDSPBuilder中IO&Bus库参数“BusType”设为“signedInteger”参数“NodeType”设为“Inputport”参数“numberofbits”设为“9”yout模块：（Altbus）库：AlteraDSPBuilder中IO&Bus库参数“BusType”设为“signedInteger”参数“NodeType”设为“Outputport”参数“numberofbits”设为“20”10.1FIR数字滤波器设计

3、16阶FIR滤波器模型设计

x16模块：（Altbus）库：AlteraDSPBuilder中IO&Bus库参数“BusType”设为“signedInteger”参数“NodeType”设为“Outputport”参数“numberofbits”设为“9”ParallelAdderSubtractor模块：（ParallelAdderSubtractor）库：AlteraDSPBuilder中Arithmetic库参数“Add(+)Sub(-)”设为“++++”使用“Pipeline”参数“ClockPhaeseSelectioon”设为“1”h0、h1、h2、h3、h4、h5、h6、h7、h8、h9、h10、h11、h12、h13、h14、h15模块：（Delay）库：AlteraDSPBuilder中IO&Bus库参数“BusType”设为“SignedInteger”参数“numberofbits”设为“9”

10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具1、打开Matlab的FDATool图10-10打开FDATool10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具1、打开Matlab的FDATool

图10-11FDATool界面

10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具2、选择DesignFilter

滤波器转换（TransFormFiler）

设置量化参数（SetQuantizationParameters）

实现模型（RealizeModel）

导入滤波器（ImportFilter）

设计滤波器（DesignFilter）10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具2、选择DesignFilter10-710-810.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具3、滤波器分析图10-12FIR滤波器的幅频响应10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具3、滤波器分析图10-13FIR滤波器的相频响应10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具3、滤波器分析图10-14幅频响应与相频响应比较

10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具3、滤波器分析图10-15FIR滤波器的群延时

10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具3、滤波器分析图10-16FIR滤波器的冲激响应

10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具3、滤波器分析图10-17FIR滤波器的阶跃响应

10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具3、滤波器分析图10-18FIR滤波器的零极点

10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具3、滤波器分析

图10-19FIR滤波器系数

10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具4、量化

图10-20量化参数设置10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具4、量化

图10-21量化优化设置10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具4、量化

图10-22量化后系数10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具4、量化

图10-23量化后幅频、相频响应10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具4、量化

图10-24量化后噪声分析10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具5、导出滤波器系数

图10-25导出系数对话框

10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具6、修改FIR滤波器模型添加参数

图10-2616阶低通FIR滤波器

10.1FIR数字滤波器设计

10.1.3使用Matlab的滤波器设计工具7、导出滤波器系数的另一种方法

把FIR滤波器模型中的h1～h16模块的参数“ConstantValue（常数值）”设置为：Num(n)*(2^8)其中Num同上文所述，是FDATool的系数导出，n用具体的数字来代替，如h1模块用Num(1)*(2^8)，h2模块用Num(2)*(2^8)。最后利用piler，选定器件系列，把模型转成VHDL文件，用QuartusII进行综合/适配，锁定管脚和下载至FPGA中，就可以完成硬件实现了。10.1FIR数字滤波器设计

10.1.4使用FIRIPCore设计FIR滤波器

图10-27IPCore模块库10.1FIR数字滤波器设计

10.1.4使用FIRIPCore设计FIR滤波器

1、FIR滤波器核的使用2、配置FIR滤波器器核

图10-28设置FIRCore参数10.1FIR数字滤波器设计

10.1.4使用FIRIPCore设计FIR滤波器

图10-29确定FIR滤波器系数10.1FIR数字滤波器设计

10.1.4使用FIRIPCore设计FIR滤波器

图10-30确定FIR工作方式10.1FIR数字滤波器设计

10.1.4使用FIRIPCore设计FIR滤波器

图10-31FIR设定信息窗

10.1FIR数字滤波器设计

10.1.4使用FIRIPCore设计FIR滤波器

图10-32FIR滤波器核的测试电路模型10.1FIR数字滤波器设计

10.1.4使用FIRIPCore设计FIR滤波器

图10-33Scope2显示波形

10.1FIR数字滤波器设计

10.1.4使用FIRIPCore设计FIR滤波器

图10-34Scope1显示波形

10.1FIR数字滤波器设计

10.1.4使用FIRIPCore设计FIR滤波器

图10-35P2频谱仪显示波形

10.1FIR数字滤波器设计

10.1.4使用FIRIPCore设计FIR滤波器

图10-36P1频谱仪显示波形

10.2VHDL模块插入仿真与设计

1．完成VHDL设计【例10-1】libraryieee;useieee.std_logic_1164.all;useieee.std_logic_signed.all;Entityfir_vhdlisPort(clock :instd_logic;sclr :instd_logic:='0';data_in:instd_logic_vector(15downto0);data_out:outstd_logic_vector(32downto0));endfir_vhdl;10.2VHDL模块插入仿真与设计

1．完成VHDL设计【例10-2】LIBRARYieee;USEieee.std_logic_1164.all;LIBRARYlpm;USEponents.all;ENTITYfinal_addISPORT(data,datab:INSTD_LOGIC_VECTOR(32DOWNTO0);Clock,aclr:INSTD_LOGIC;Result:OUTSTD_LOGIC_VECTOR(32DOWNTO0));ENDfinal_add;10.2VHDL模块插入仿真与设计

1．完成VHDL设计【例10-3】LIBRARYieee;USEieee.std_logic_1164.all;LIBRARYaltera_mf;USEponents.all;ENTITYfour_mult_addISPORT(clock0:INSTD_LOGIC:='1';dataa_0:INSTD_LOGIC_VECTOR(15DOWNTO0):=(OTHERS=>'0');aclr3:INSTD_LOGIC:='0';datab_0:INSTD_LOGIC_VECTOR(13DOWNTO0):=(OTHERS=>'0');datab_1:INSTD_LOGIC_VECTOR(13DOWNTO0):=(OTHERS=>'0');datab_2:INSTD_LOGIC_VECTOR(13DOWNTO0):=(OTHERS=>'0');atab_3:INSTD_LOGIC_VECTOR(13DOWNTO0):=(OTHERS=>'0');shiftouta:OUTSTD_LOGIC_VECTOR(15DOWNTO0);result:OUTSTD_LOGIC_VECTOR(31DOWNTO0) );ENDfour_mult_add;10.2VHDL模块插入仿真与设计

2．调入HDLImport模块

图10-37在一个Simulink空模型中调入一个HDLImport模块10.2VHDL模块插入仿真与设计

3．加入VHDL设计文件图10-38浏览到3个VHDL文件

10.2VHDL模块插入仿真与设计

3．加入VHDL设计文件图10-39加入3个FIR设计文件10.2VHDL模块插入仿真与设计

4．仿真图10-40构成一个完整设计10.2VHDL模块插入仿真与设计

4．仿真图10-41图10-40模型的仿真波形

10.3正交幅度调制与解调模型设计

10-910-1010.3正交幅度调制与解调模型设计

图10-42正交幅度调制原理图10.3正交幅度调制与解调模型设计

图10-43正交幅度信号解调原理图10.3正交幅度调制与解调模型设计

10-1210-1110.3正交幅度调制与解调模型设计

图10-44FIR滤波器核的测试电路模型10.3正交幅度调制与解调模型设计

图10-45FIR滤波器核的测试电路模型10.3正交幅度调制与解调模型设计

图10-46FIR滤波器核的测试电路模型

10.3正交幅度调制与解调模型设计

图10-47FIR滤波器核的测试电路模型

10.4NCOIP核应用图10-48FIR滤波器核的测试电路模型10.5基于IP的数字编译码器设计表10-1以纠正个符号错误的RS码参数

10.5.1RS码参数名称参数值单位码长符号信息段符号监督段符号最小码距符号符号比特10.5基于IP的数字编译码器设计图10-49RSCompiler与DSPBuilder集成10.5.1RS码10.5基于IP的数字编译码器设计图10-50选择类型为RS编码器10.5.1RS码10.5基于IP的数字编译码器设计图10-51确定参数10.5.1RS码10.5基于IP的数字编译码器设计图10-52选择类型为RS译码器10.5.1RS码10.5基于IP的数字编译码器设计10.5.2Viterbi译码

在卷积码的三种译码方式：门限译码、Viter