1.1双极集成电路的基本制造工艺

半导体集成电路2023/1/82

集成电路的基本概念半导体集成电路的分类半导体集成电路的几个重要概念上节课内容要点2023/1/83内容概述集成电路双极型集成电路MOS集成电路按器件类型分按集成度分SSI（100以下个等效门）MSI（<103个等效门）LSI（<104个等效门）VLSI（>104个以上等效门）TTL、ECLI2L等PMOSNMOSCMOS集成度、工作频率、电源电压、特征尺寸、硅片直径按信号类型分模拟集成电路数字集成电路BiCMOS集成电路数模混合集成电路2023/1/842023/1/85第一章集成电路制造工艺2023/1/86双极集成电路的基本制造工艺双极集成电路中的元件结构双极集成电路的基本工艺MOS集成电路的基本制造工艺MOS集成电路中的元件结构MOS集成电路的基本工艺BiCMOS工艺内容提要2023/1/87本节课内容

双极集成电路的基本工艺

双极集成电路中元件结构2023/1/88硅加工工艺2023/1/891.集成电路版图

集成电路是按照工艺步骤加工完成的，随着工艺加工过程逐步进行，各种材料层被逐步叠加到集成电路上，芯片越来越厚。每一步工艺都对应着一个几何图形。集成电路版图是加工层的二维表示，一般是用计算机辅助制图（CAD）来绘制的。问题一集成电路版图与真正在集成电路制造工艺中形成的结构是什么关系？？问题二

二维图形怎样才能成为三维的产品？？2023/1/810

实际结构并不是我们所画的图形这么简单的，栅和氧化层实际上并不是一个平面，它们是彼此叠放的材料层，二氧化硅是凹下去的，栅在它的上面并且爬越台阶到达上表面。

CAD工具设计的是版图是二维的，而芯片是三维的，在画二维图形的时候，要想象它们最终的形状、层与层的上下关系、厚度以及连接等等。氧化层说明栅材料延伸出晶体管边界的頂视图

爬越厚的二氧化硅台阶使得栅材料起伏不平，在下落的边界处形成覆盖，但是在CAD工具所画的图中并不能看到这些起伏的，只能看到栅材料伸出了下面的图形。

2023/1/8112.硅晶圆制造生长硅单晶的过程集成电路芯片都是在这些晶圆上制作的，所以这些晶圆被称为衬底材料

除了硅之外，晶圆也可以使其他材料的，比如说砷化镓（GaAs),但是砷化镓非常容易碎。

2023/1/812利用晶圆进行加工芯片，一个晶圆上可以有数百个芯片，这些芯片彼此相邻的，必须通过切割将芯片分开。加工一个1英寸的晶圆与加工一个8英寸的晶圆所费的工作量是相同的晶圆越大，同时得到的芯片越多，成本越低。晶圆不是纯硅，在加工的过程中根据需要已经掺入了杂质材料

加入P型杂质——P型晶圆

加入N型杂质——N型晶圆2023/1/8133.掺杂在IC芯片的加工过程中主要的三种工艺：

（1）改变已有的表面材料；

（2）增加额外的材料层

（3）去除材料层——某些工艺步骤可能是这三种工艺的混合。掺杂——改变硅衬底（晶圆）的掺杂类型3.1离子注入——像打靶将子弹强行打入目标一样，注入将杂质强行打入晶圆中。

过程：（1）首先把杂质转变成离子离子：失去电子或者得到电子的原子（2）把晶圆放入一个真空的大靶室中（3）将一个高达数千伏的负电压放在正离子与晶圆之间（4）在这个负电压的作用下，离子加速飞向晶圆，速度越快，射入越深。2023/1/8143.2扩散PN结的正常工作需要晶圆具有好的晶格，但是离子注入会破坏晶圆的晶格——必须设法恢复晶格。退火:对晶圆加热

退火的第一个作用：恢复晶格，使得原子回到原先的格点，恢复有序的结果——比如摇一个杂乱地装着网球的盒子可以使得这些球均匀地排放整齐一样。

退火的第二个作用：扩散

开始时，注入的离子可能注入的深度很小，当对晶圆退火是，这些杂质就会向下、向四周散开——扩散2023/1/8154.生长材料层

离子注入可以改变晶圆的表面属性，但是在实际的生产中还需要在晶圆的上面增加一个新的其他材料层。

某些半导体器件为了得到正确的功能而需要在其他硅层的上面制作出一层质量好又比较薄的硅层。新的硅层必须与衬底的晶格匹配——比较困难按照原先的晶向在一层硅上生长出另一层硅的工艺称为外延

常用的外延方法：

（1）化学气相沉积

（2）氧化层生长

（3）溅射

（4）蒸发2023/1/8165.去除材料层

将一些液态的化学制剂倒在晶圆上的时候，将发生某些化学反应，将晶圆的表面腐蚀。将被腐蚀后的晶圆清洗干净，下次材料被暴露出来,这种腐蚀方法称为刻蚀。

通过刻蚀工艺可以去除金属、氧化层等。6.光刻

通过在晶圆上覆盖一层光敏的保护材料，我们能够选择特殊的三角形、矩形或者其他形状构成的区域进行上面提到的加工工艺。这层光敏材料称为抗蚀剂或者光刻胶。

利用光刻胶的保护，能够对区域选择加工，仅仅未被保护的区域能够进行注入、刻蚀、溅射和蒸发等等。

2023/1/817光刻过程：

（1）在晶圆上涂敷光刻胶

（2）热烘使得光刻胶变硬（3）曝光利用带图形的玻璃板，通过该玻璃板投射一束光到晶圆的表面，在晶圆的表面形成图形的阴影，玻璃板上这些图形对应了要在工艺加工中保护的区域——这块玻璃板被称为掩膜板（mask)

版图中每一层图形都对应着一块掩膜板，用于阻挡光线的通过。

（4）显影

显影：通过特殊的溶剂对被曝光的光刻胶（已发生化学反应，具有可溶性）进行溶化，并且清洗掉。未被曝光的光刻胶被保留下来，用以保护芯片上特殊的区域，这些是避免被加工的区域。

在这过程中光刻胶阻挡了进一步的加工，所以光刻胶又被称为抗蚀剂。2023/1/818

在集成电路制造中，无论是注入、刻蚀或是做其他任何的表面加工，光刻都是加工的基础，它为我们确定了加工的确切位置。

每一步都需要涂敷一层光刻胶，都需要一块掩膜板，都需要曝光，都需要显影，都需要为下一步做准备而去除的光刻胶，而这些仅仅是整个工艺过程的的一个工艺步骤，一个材料层。一个芯片制造可能需要20或30个材料层。

2023/1/8197.作为掩膜的二氧化硅

用光刻胶来屏蔽离子注入的效果并不太理想，因为高速的离子束可以穿透光刻胶。

硅氧化物则比较理想，只要它比较厚，它可以起到非常好的保护作用。

优点：

容易获取（在氧气中加热硅就可以得到，就像铁生锈一样简单）

N二氧化硅氧化层腐蚀氧化层腐蚀氧化层2023/1/8201.二极管（PN结）正方向反方向VI电路符号：+-有电流流过没有电流流过对于硅二极管，正方向的电位差与流过的电流大小无关，始终保持0.6V-0.7V双极集成电路的基本元素P-SiN-Si+-2023/1/821npN型晶圆氧化层腐蚀氧化层腐蚀氧化层二极管制作过程光刻胶曝光掩膜层显影P型杂质注入去胶2023/1/8232.双极型晶体管双极集成电路的基本元素pnpB端E端C端ECBnpnB端E端C端CBENPNBECPNPBEC2023/1/824CBENPNBEC?BECnpN+BEC2023/1/825BECnpnBECnpnCBECBEEBEBC在一个晶圆上同时制作多个晶体管怎样实现隔离必须隔离2023/1/826BECpnBECpnnnPN结隔离的集成晶体管结构介质隔离PN隔离BECpn+nBECpnn+n+n+n+n+P-SiP+P+P+S2023/1/827BECpn+n-epin+P-SiP+P+S发射区(N+型)基区(P型)集电区(N型外延层)衬底(P型)n+-BLPN结隔离的集成晶体管结构双极集成电路元件的形成过程、结构和寄生效应2023/1/828双极集成电路等效电路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npn寄生pnpS(p)等效电路为了减小寄生PNP管的作用衬底接最低电位PN结隔离的集成晶体管结构NPN管正常工作时（放大）发射结导通，所以PNP管的发射结是截止的2023/1/829典型PN结隔离双极集成电路中元件的形成过程1:衬底选择

确定衬底材料类型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅(p-Si)

确定衬底材料电阻率ρ≈10Ω.cm

确定衬底材料晶向2023/1/830掩膜图形2:第一次光刻----N+隐埋层扩散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL

P-Si衬底N+隐埋层2023/1/831具体步骤如下：1．生长二氧化硅（湿法氧化）：Si(固体)+2H2OSiO2（固体）+2H2

Si-衬底

SiO22023/1/8322．隐埋层光刻：涂胶腌膜对准曝光光源显影2023/1/833As掺杂（离子注入）刻蚀（等离子体刻蚀）去胶N+去除氧化膜N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi2023/1/834P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi3:外延层主要设计参数

外延层的电阻率ρ;

外延层的厚度Tepi;Tepi>xjc+xmc+TBL-up+tepi-ox后道工序生成氧化层消耗的外延厚度基区扩散结深TBL-uptepi-oxxmcxjc集电结耗尽区宽度隐埋层上推距离TTL电路：3～7μm模拟电路：7～17μm隐埋层上下推移2023/1/8354:第二次光刻----P隔离扩散孔光刻P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi掩膜图形2023/1/836典型PN结隔离双极集成电路中元件的形成过程4:第二次光刻----P隔离扩散孔光刻腌膜对准生长二氧化硅涂胶生成外延层后的衬底2023/1/8374:第二次光刻----P隔离扩散孔光刻显影曝光刻蚀去胶P离子注入去除氧化膜2023/1/8385:第三次光刻----P型基区扩散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL掩膜图形2023/1/8显影曝光腌膜对准生长二氧化硅涂胶4040CBEpn+n-epin+P-SiP+P+Sn+-BL刻蚀去胶P离子注入去除氧化膜2023/1/8416:第四次光刻----N+发射区扩散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL掩膜图形2023/1/842