VerilogHDL汽车尾灯控制器的设计

才摘要本课程设计根据计算机中状态机原理，采用技术设计了简易的汽车尾灯控制器。系统设计采用自顶向下的设计方法，顶层设计采用原理图设计方式，它由时钟分频模块、汽车尾灯主控模块，左边灯控制模块和右边灯控制模块四部分组成。系统实现采用硬件描述语言把系统电路按模块化方式进行设计，然后进行编译、时序仿真等。本文详细地介绍了整个设计流程。关键字；汽车尾灯控制器；时钟分频目录引言1.1设计的目的1.设2计的基本内容E简介技术技术的概念技术的特点设计流程硬件描述语言I)简介语言的特点汽车尾灯控制器的设计过程3.系1统需求分析3.汽硬车尾灯控制器的工作原理3.各3组成模块原理及程序时.钟1分频模块..

汽.车硬尾灯主控模块左.边3灯控制模块右.边4灯控制模块系统仿真分1频模块仿真及分析...汽2车尾灯主控模块仿真及分析左3边灯控制模块仿真及分析右4边灯控制模块仿真及分析整5个系统仿真及分析...结束语致谢参考文献附录熊雄汽车尾灯控制器的设计熊雄汽车尾灯控制器的设计第10页共16页.4右边灯控制模块仿真及分析为1表示右转，表示刹车。为表示夜间行路，为为输右边灯控制模块由程序实现后，其仿真图如图所示。出信号,表示汽车右侧的三盏灯。如图所示：当时，输出为表示右侧灯亮，为时，输出为表示右侧灯亮，为时，输出为表示右侧灯亮。当为时，右侧三盏灯输出均为。即没有灯亮。4.5整个系统仿真及分析对时序仿真图进行分析：为输入信号，为表示，按图3.组1装系统后的仿真图如图4.所5示。Name:_^CLK一-RIGHT一-LEFTlBRAKENIGHT右转，为表示左转，为表示夜间行路，为表示刹车。为输出信号，表示汽车右侧的三盏灯。为输出信号，表示汽车左侧的三盏灯。如图所示：当为时，输出为表示右侧灯亮，当为时，为输出为表示左侧灯亮，当为时，输出均为，表示左，右两侧各有一盏灯亮。当为时，输出均为，表示左，右两侧各有一盏灯亮。结束语通过两星期的紧张工作，最后完成了我的设计任务——汽车尾灯控制器的设计。通过本次课程设计的学习，我深深的体会到设计课的重要性和目的性。本次设计课不仅仅培养了我们实际操作能力，也培养了我们灵活运用课本知识，理论联系实际，独立自主的进行设计的能力。它不仅仅是一个学习新知识新方法的好机会，同时也是对我所学知识的一次综合的检验和复习，使我明白了自己的缺陷所在，从而查漏补缺。希望学校以后多安排一些类似的实践环节，让同学们学以致用。在设计中要求我要有耐心和毅力，还要细心，稍有不慎，一个小小的错误就会导致结果的不正确，而对错误的检查要求我要有足够的耐心，通过这次设计和设计中遇到的问题，也积累了一定的经验，对以后从事集成电路设计工作会有一定的帮助。在应用VHDL的过程中让我真正领会到了其并行运行与其他软件顺序执行的差别及其在电路设计上的优越性。用VHDL硬件描述语言的形式来进行数字系统的设计方便灵活，利用EDA软件进行编译优化仿真极大地减少了电路设计时间和可能发生的错误，降低了开发成本，这种设计方法必将在未来的数字系统设计中发挥越来越重要的作用。致谢本课程设计是在肖晓丽老师精心指导和大力支持下完成的。本课题在选题及设计过程中得到肖老师的悉心指导。她多次为我指点迷津，帮助我开拓设计思路，精心点拨、热忱鼓励。她渊博的知识、开阔的视野和敏锐的思维给了我深深的启迪。通过这次课程设计我从肖老师那学到不少有用的知识，也积累了一定的项目开发经验。本课程设计通过两周的设计与开发已基本完成，实现了汽车尾灯控制器的基本功能。但是由于课程设计时间较短以及水平有限，所以该控制器还有许多不尽如人意的地方。参考文献王］爱英.计算机组成与结构.北京:清华大学出版社,2001.2黄仁欣技术实用教程北京清华大学出版社曹昕燕，周凤臣，聂春燕技术实验与课程设计北京清华大学出版社杨亦华延明数字电路入门北京北京邮电大学出版社附录1主控模块LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCTRLISPORT(LEFT,RIGHT,BRAKE,NIGHT:INSTD_LOGIC;LP,RP,LR,BRAKE_LED,NIGHT_LED:OUTSTD_LOGIC);END;ARCHITECTUREARTOFCTRLISBEGINNIGHT_LED<=NIGHT;BRAKE_LED<=BAKE;PROCESS(LEFT,RIGHT)VARIABLETEMP:STD_LOGIC_VECTOR(1DOWNTO0);BEGINTEMP:=LEFT&RIGHT;CASETEMPISWHEN"00"=>LP<='0';RP<='0';LR<='0';WHEN"01"=>LP<='0';RP<='1';LR<='0';WHEN"10"=>LP<='1';RP<='0';LR<='0';WHENOTHERS=>LP<='0';RP<='0';LR<='1';ENDCASE;ENDPROCESS;ENDART;2时钟分频模块LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSZISPORT(CLK:INSTD_LOGIC;CP:OUTSTD_LOGIC);END;ARCHITECTUREARTOFSZISSIGNALCOUNT:STD_LOGIC_VECTOR(7DOWNTO0);BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENCOUNT<=COUNT+1;ENDIF;ENDPROCESS;CP<=COUNT(3);ENDART;3右边灯控制模块LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYRCISPORT(CLK,RP,LR,BRAKE,NIGHT:INSTD_LOGIC;LEDR,LEDB,LEDN:OUTSTD_LOGIC);END;ARCHITECTUREARTOFRCISBEGINLEDB<=BRAKE;LEDN<=NIGHT;PROCESS(CLK,RP,LR)BEGINIFCLK'EVENTANDCLK='1'THENIF(LR='0')THENIF(RP='0')THENLEDR<='0';ELSELEDR<='1';ENDIF;ELSELEDR<='0';ENDIF;ENDIF;ENDPROCESS;ENDART;4左边灯控制模块LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYLCISPORT(CLK,LP,LR,BRAKE,NIGHT:INSTD_LOGIC;LEDL,LEDB,LEDN:OUTSTD_LOGIC);END;ARCHITECTUREARTOFLCISBEGINLEDB<=BRAKE;LEDN<=NIGHT;