《超大规模集成电路设计导论》第1章：概论

VLSI设计导论

清华大学计算机系

2023/1/131

集成电路与计算机

Design

Manufacture

Testing

Packaging

EDAToolsComputer2023/1/132

第一章概论

第一节引言信息产业值占国民经济总值的40%~60%是支柱微电子工业是国民经济信息化的基石集成电路是微电子技术的核心

2023/1/1331948年，美国贝尔实验室发明了点接触晶体管1949年，肖克利（W.Shockley）提出结型晶体管的设想1951年，制成了第一枚面结型的晶体管1930年，利利费尔德（Lillienfenld)和海尔(Heil)提出了利用半导体表面场效应原理制造固体放大器40年代末，肖克利（W.Shockley）和皮尔逊（G.L.Pearson）研究了这个问题。1960年，卡恩格（D.Kanng)和阿塔纳（M.M.Atalla）用热氧化硅结构制造了第一枚绝缘栅MOS晶体管。2023/1/1341952年，英国科学家达默提出电路集成化的最初设想。1959年，美国得克萨斯仪器公司的一位工程师基尔比，按照上述设想，制成了世界上第一块集成电路。1959年，美国仙童公司赫尔尼等人发明的“平面工艺”，被移到集成电路的制作中，使集成电路很快从实验室研制阶段进入工业生产阶段。1959年，得克萨斯仪器公司首先宣布建成世界上第一条集成电路生产线。1962年，世界上出现了第一块集成电路正式商品，这预示着第三代电子器件已正式登上电子学舞台。2023/1/135一、集成电路的发展自从1959年集成电路诞生以来，经历了小规模（SSI）、中规模（MSI）、大规模（LSI）的发展过程，目前已进入超大规模（VLSI）和甚大规模集成电路（ULSI）阶段，进入片上系统（SOC)的时代。第一代16位的8086芯片中，共容纳了约2.8万个晶体管。32位以上的586级计算机微处理器，如“奔腾”芯片内的晶体管数目则高达500万以上。目前一个芯片已经可以集成上亿个晶体管。目前商业化半导体芯片的线宽为0.09~0.13μm，今后发展的趋势是0.065μm甚至0.045μm以下。

2023/1/136Moore’sLawandFutureICTechnologiesMooreLaw---芯片集成度每18个月将翻一番。---至少还会适用15年!(firstpublishedin1965)1997NationalTechnologyRoadmapforSemiconductors2023/1/137

集成电路的发展特点九十年代以来，集成电路工艺发展非常迅速，已从亚微米(0.5到1微米)、深亚微米(小于0.5微米)到超深亚微米或纳米(小于0.25微米)。其主要特点：特征尺寸越来越小芯片面积越来越大单片上的晶体管数越来越多时钟频率越来越高电源电压越来越低布线层数越来越多

I/O引线越来越多2023/1/138

表1发展规划代次的指标年份

199719992001200320062009 2012最小线宽

0.25

0.18

0.15

0.13

0.10

0.07

0.01(μm）DRAM容量256M1G1G~4G4G16G64G256G

每片晶体管数11

21

40

76

200

520

1400（M）

芯片尺寸300440385430520620750 (平方毫米）

频率(兆赫）750120014001600200025003000

金属化层层数

66-77 7 7-88-99

最低供电电压

1.8-2.5

11.5-1.8

1.2-1.5

1.2-1.5

0.9-1.2

0.6-0.9

0.5-0.6（v）

最大晶圆直径

200300

300

300

300

450

450

（mm）2023/1/139

工艺特征尺寸2023/1/1310

单个芯片上的晶体管数2023/1/1311

芯片面积2023/1/1312

电源电压

2023/1/1313

金属布线层数2023/1/1314

时钟频率2023/1/1315集成电路朝着几个方向发展：一是在发展微细加工技术的基础上，开发超高速、超高集成度的电路。二是迅速、全面地利用已达到的或已成熟的工艺技术、设计技术、封装技术和测试技术等发展各种专用集成电路（ASIC）。三是开发产品的电路规模增加。四是开发产品的复杂程度加深。五是开发产品的上市时限紧迫。

2023/1/1316

器件及互连线延迟00.511.522.533.54199719992001200320062009延迟值(ns)器件内部延迟2厘米连线延迟（优化）2厘米连线延迟（未优化）2厘米连线延迟约束2023/1/1317

市场窗口

2023/1/1318

世界集成电路产业发展现状世界集成电路加工工艺水平为0.13微米，正在向0.09微米过渡。系统芯片（SOC）正在成为集成电路产品的主流。超大规模集成电路IP复用（IPReuse）水平日益提高。集成电路设计业、制造业、封装业三业并举，相对游离。设计能力滞后于制造工艺，设计工具落后于设计水平。2023/1/1319二、集成电路设计与EDA软件工具集成电路产业是以市场、设计、制造、应用为主要环节的系统工程。设计是连接市场和制造之间的桥梁，是集成电路产品开发的入口。成功的产品来源于成功的设计。成功的设计取决于优秀的设计工具。

2023/1/1320

IC设计的发展设计附属于制造，手工设计。设计业独立，Fabless，DesignHouse。设计追求时间和成品率。SOC+IP+VDSM+大规模的设计。2023/1/1321

2023/1/1322集成电路计算机辅助设计的发展70年代，第一代的ICCAD系统为IC设计师提供方便的版图编辑、设计验证和数据转换等功能。80年代，ICCAD技术进入了第二代，为设计师提供了方便的原理图编辑、仿真和物理版图的布图、验证功能。90年代，ICCAD技术进入了第三代，包括有系统级的设计及验证工具。目前，第四代ICCAD工具―EDA工具正在研发中，主要是面向VDSM工艺、IP核复用和SOC设计。

2023/1/1323

ICCAD的发展第一代：七十年代以Applicon,Calma,CompterVision为代表的版图编辑+DRC。第二代：八十年代以Mentor,Daisy,Valid为代表的ICCAD系统，原理图输入、模拟、分析、自动布图及验证。第三代：九十年代以Cadence,Synopsys,Avant!等为代表的EDA系统，包括有系统级的设计工具。第四代：正在研制面向VDSM+SOC+IP的新一代EDA系统。Cadence,Synopsys,Magma.

设计工具改进所增加的设计能力必须超过工艺增长速度，才能适应工艺的快速发展。2023/1/1324目前EDA面临的关键问题：（1）设计方法学的研究：理论和设计流程。（2）IP核的复用技术。（3）功耗、噪声和电迁移的分析工具。（4）超深亚微米的布图设计工具。（5）针对大规模芯片的阻、容、感提取工具。（6）MFD可制造性设计工具。（7）复杂芯片的物理验证、形式验证工具。（8）确认和测试工具。2023/1/1325三、VLSI设计步骤1、系统规范化说明（SystemSpecification）

包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等。2、功能设计及描述（FunctionDesign）

将系统功能的实现方案设计并用VHDL等硬件描述语言描述出来。3、寄存器传输级设计（RTLDesign）

将系统功能结构化，确定系统的时序，给出系统的状态图及各子模块之间的数据流图。4、逻辑设计（LogicDesign）

通常以文本、原理图、逻辑图表示设计结果，有时也采用布尔表达式来表示设计结果。2023/1/13264、电路设计（CircuitDesign）

电路设计是将逻辑设计表达式转换成电路实现。5、物理设计（Ph