半导体存储器

半导体存储器1.可编程逻辑器件的分类5.2.1概述半导体存储器任何组合逻辑电路都可表示为与—或表达式：2.可编程逻辑器件的基本结构任何时序逻辑电路都可组合逻辑电路和触发器组成。5.2.1概述半导体存储器3.与—或阵列的两种物理实现形式用实际的与—或电路实现由查找表（LUT）实现

查找表（LookUpTable）实际上是用静态存储器（SRAM）构成函数发生器。

5.2.1概述半导体存储器【例1】用4变量LUT实现如图所示的组合逻辑电路。ABCDFABCDF00000100000001010010001001010000111101110100011001010101101101100111010111111111将真值表的输出0、0、0、1、0、0、0、1、0、0、0、1、1、1、1、1依次存入SRAM中的存储单元.5.2.1概述半导体存储器1.可编程只读存储器PROM特点：与阵列固定、或阵列可编程与阵列最小项或阵列最小项的和项简单可编程逻辑器件半导体存储器PLD的逻辑符号特殊表示方法简单可编程逻辑器件半导体存储器例：用PROM实现以下逻辑函数：对于大多数逻辑函数而言，并不需要使用全部最小项，造成浪费

简单可编程逻辑器件半导体存储器例

用ROM实现一个2位二进制加法器。真值表中的输出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和110依次存入ROM的16个字单元即可。简单可编程逻辑器件半导体存储器2.可编程逻辑阵列PLA（ProgrammableLogicArray）特点：与阵列、或阵列均可编程简单可编程逻辑器件半导体存储器例：用PLA实现逻辑函数简单可编程逻辑器件半导体存储器3.可编程阵列逻辑PAL（ProgrammableArrayLogic）

PAL的与阵列可编程，或阵列是固定的。

简单可编程逻辑器件半导体存储器例用PAL实现1位全加器。简单可编程逻辑器件半导体存储器带异或门的PAL结构m2m3m7F(A,B,C)F(A,B,C)=10简单可编程逻辑器件半导体存储器

当EN为0时，三态缓冲器输出为高阻态，对应的I／O引脚作为输入使用；

当EN为1时，三态缓冲器处于工作状态，对应的I／O引脚作为输出使用。输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。EN简单可编程逻辑器件半导体存储器寄存器型输出结构PAL适合于实现计数器、移位寄存器等时序逻辑电路简单可编程逻辑器件半导体存储器

阵列容量较小，

片内触发器资源不足,不能适用于规模较大的数字电路。输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。存在的问题简单可编程逻辑器件半导体存储器

CPLD是由简单可编程逻辑器件发展起来的,其主体结构仍是与或阵列。

自从90年代初Lattice公司高性能的具有在系统可编程ISP(InSystemProgrammable)功能的CPLD以来，CPLD获得了迅速发展。

Altera公司MAX7000S系列，MAX3000A系列，MAXII系列。复杂可编程逻辑器件CPLD半导体存储器MAX3000A系列CPLD特点基于E2PROM工艺，供电；支持在系统编程（InSystemProgrammable，ISP）技术；多电压I/O接口，可以与和5V器件接。特性EPM3032AEPM3064AEPM3128AEPM3256AEPM3512A可用门60012502500500010000宏单元3264128256512逻辑阵列块2481632最多I/O引脚346898161208fCNT（MHz）227.3222.2192.3126.6116.3复杂可编程逻辑器件CPLD半导体存储器

CPLD由逻辑阵列块LAB、可编程内连阵列PIA和I/O控制块等几部分构成。复杂可编程逻辑器件CPLD半导体存储器宏单元的结构和原理复杂可编程逻辑器件CPLD半导体存储器串行数据检测电路CPLD实现复杂可编程逻辑器件CPLD半导体存储器通过在可编程连线阵上布线，将不同的LAB相互连接，构成所需逻辑。MAX3000A的专用输入、I/O引脚和宏单元输出都连接到PIA，而PIA把这些信号送到器件内的各个地方。MAX3000A的PIA具有固定延时，从而消除了信号之间的延迟偏移，使时间性能更容易预测。可编程连线阵列PIA

复杂可编程逻辑器件CPLD半导体存储器

I/O控制块三态缓冲器复杂可编程逻辑器件CPLD半导体存储器

多电压（Multivolt）I/O接口VCCINT接电源当VCCIO接电源，输出电平与系统兼容当VCCIO接电源，输出电平与系统或5V系统兼容复杂可编程逻辑器件CPLD半导体存储器5.2.3现场可编程门阵列FPGA

FPGA是一种高密度的可编程逻辑器件。

主流芯片

Altera公司：Cyclone系列，CycloneII系列，CycloneIII系列半导体存储器

CycloneII系列器件性能对照表特性EP2C5EP2C8EP2C20EP2C35EP2C50EP2C70LEs4608825618752332165052868416M4KRAM块263652105129250总比特数119808165888239616483840594432嵌入式乘法器1318263586150PLLs224444最多I/O引脚1581823154754506225.2.3现场可编程门阵列FPGA半导体存储器CycloneII系列FPGA结构5.2.3现场可编程门阵列FPGA半导体存储器逻辑单元LE

5.2.3现场可编程门阵列FPGA半导体存储器例：如果要实现一个3线-8线译码器，需要多少个逻辑单元。

3线-8线译码器有3个输入和8个输出，含有8个逻辑表达式。每个逻辑函数表达式需要一个LUT，因此，实现一个3线-8线译码器需要8个LUT。图所示的逻辑单元只含有一个LUT，所以，总共需要8个逻辑单元。

如果用门电路实现，3线-8线译码器只需要8个与非门和3个反相器，可见，用基于LUT的FPGA来实现3线-8线译码器代价是很高的。5.2.3现场可编程门阵列FPGA半导体存储器嵌入式存储器块

嵌入存储器由4Kbit（4096存储位）的M4K存储器块组成M4K存储器块的数据传输率超过250MHz。每个M4KRAM块能够构成不同类型的存储器，包括真双口RAM、简单双口RAM、单口RAM、ROM和FIFO。支持混合宽度模式，端口位宽根据需要可配置成4K