微型机的中央处理器CPU

第三章中央处理器CPU3.1CPU概述

3.2CPU的主要技术参数

3.3微处理器中所采用的新技术3.4CPU的生产过程3.5CPU的封装与接口类型3.6CPU的内核

3.7其他CPU介绍3.1CPU概述1971年1月，Intel公司的霍夫研制成功世界上第一块4位微处理器芯片Intel4004，标志着第一代微处理器问世，微处理器和微机时代从此开始。4004包含2300个晶体管尺寸规格为3mm×4mm计算性

能远远超过当年的ENIAC。X86系列及兼容CPUX86指令集是Intel公司为其第一块16位CPU（8086）专门开发的虽然随着CPU技术的不断发展，Intel陆续研制出更新型的80386、80486、直到今天的CORE，但为了保证电脑能继续运行以往开发的各类应用程序以保护和继承丰富的软件资源，所以Intel公司所生产的所有CPU仍然继续使用X86指令集，所以它的CPU仍属于X86系列。另外除Intel公司之外，AMD、Cyrix、VIA等厂家也曾相继生产出能使用X86指令集的CPU，形成了今天庞大的X86系列及兼容CPU阵容。3.1CPU概述PC机CPUs出现年代晶体管数目第一代8086和80881978-8129,000第二代802861984134,000第三代80386D和80386SX1987-88275,00080486SX、80486DX,80486DX2和80486DX4Pentium1993-953,100,000第五代Cyrix6X861996--AMDK51996--IDT

WinChipC619973,500,000PentiumMMX19974,500,000IBM/Cyrix6x86MX19976,000,000IDTWinChip23D19986,000,000PentiumPro19955,500,000AMDK619978,800,000PentiumII19977,500,000AMDK6-219989,300,000MobilePentiumII27,400,000PentiumIII9,300,000AMDK6-3?PentiumIIICuMine28,000,000AMDAthlonThunderbird200037,000,000Pentium442,000,000第四代1990-921,200,000第五代改进型第六代第六代改进型1999第七代CPU（CentralProcessingUnit，中央处理器）发展出三个分支：DSP（DigitalSignalProcessor，数字信号处理）MCU（MicroControlUnit，微控制器单元）MPU（MicroProcessorUnit，微处理器单元）面向控制应用的，称为微控制器，MCU,又称单片微型计算机(SingleChipMicrocomputer)，简称“单片机”将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。MCU最大特点在于它的通用性，适合不同信息源的多种数据的处理诊断和运算，侧重于控制如8051、PIC、68HC12、AVR等3.1CPU概述MPU面向通用数据处理，不带外围器件（例如存储器阵列），是高度集成的通用结构的处理器通常讲的CPU主要是这一类X86,ARM,MIPS…DSP面向数字信号处理DSP运算能力强，擅长很多的重复数据运算如TI、ADI、Freescale、NEC的DSP图形处理器GPU3.1CPU概述3.2CPU的主要技术指标 位、字节和字长总线宽度地址总线宽度、数据总线宽度时钟频率主频、外频和倍频、超频运行工作电压 制造工艺3.2.1位、字节和字长位：二进制位，“0”或“1”。字节：8位二进制位字：两个字节字长：CPU运算器一次处理的二进制数的位数，常见的有1、4、8、16、32、64位1514131211109876543210字字节位3.2.2地址总线宽度、数据总线宽度地址总线宽度地址总线宽度决定了CPU可以访问的物理地址空间，简单地说就是CPU到底能够使用多大容量的内存。对于宽度为32位地址线，最多可以直接访问4GB的物理空间。数据总线宽度数据总线负责整个系统的数据流量的大小，而数据总线宽度则决定了CPU与二级高速缓存、内存以及输入/输出设备之间一次数据传输的信息量。3.2.3时钟频率时钟频率：周期性脉冲信号的频率，单位Hz。主频：工作频率，CPU内核的实际运行频率。外频：前端总线频率或系统总线时钟频率，由主板提供的时钟频率，是内存等的工作频率。倍频系数：主频=外频×倍频系数超频运行：使CPU工作在高于额定工作频率频率越高、功耗越高外频主频3.2.4工作电压CPU正常工作所需的外加电压，电压越低功耗越小、运行速度越高。早期（286－486时代）一般为5V，CPU的发热量大，寿命短。近年来CPU的工作电压有逐步下降的趋势笔记本专用CPU工作的电压更低，0.8V~1.5V3.2.5制造工艺集成电路的制造工艺称为制程目前大部分为CMOS工艺线宽——芯片上最基本功能单元（门电路）的宽度，也是指集成电路中最小线条的宽度，衡量制程的先进性目前采用铜连线，导电性更好，可以提高运行频率线宽越窄、工艺越先进、集成度越高、功耗越低龙芯3为65nm（意法半导体代工）3.2.5制造工艺Intel制造工艺发展图SandyBridgeIvyBridgeCoppermine核心的PentiumⅢCeleron赛扬Pentium13380286常见处理器性能参数型号工艺频率功耗Corei7-4930KIvybridge-E(22

nm)3.4

GHz@6Cores130WCorei7-4930MXIvyBridge(22

nm)3.00

~3.90

GHz57WCorei7-4500UIvyBridge(22

nm)1.80

~3.00

GHz15WAtomE3845(64位)BayTrail(22nm)1.91GHz@8Cores10WFX-9590Piledriver(32nm)4.7~5

GHz220WA10-7850K28nm3.7~4GHz95WGeForceGTX780kepler(28nm)0.8GHz~1GHz250WGeForceGTX780Mkepler(28nm)823MHz122WRadeonHD899028nm950MHz375WAppleA7(64位)28

nm1.3GHz@2Cores最高8WTegra428nm1.9GHz@4Cores4-8WMSM897428nm2.26

GHz

@4Cores最高8WCortex-M090nm48MHz13.36µW/MHz3.3提高CPU性能的先进技术流水线与超标量结构乱序执行技术高速缓存扩展指令集64位技术超线程技术可信任执行技术虚拟化技术多核心技术1流水线与超标量结构指令的执行过程：取指令IF：从内存读取一条指令。译码ID：将指令翻译成操作命令。取操作数MEM：从内存中读取执行该指令所需的操作数。执行指令EX：CPU某个部件执行这条指令。回写WB：将执行的结果送回内存或寄存器中指令执行过程串行执行：一条指令必须在前一条指令的五个步骤执行完后才能执行下一条指令。每个步骤需要一个周期，5个周期完成一条指令流水线技术（Pipeline）:让多条指令的各步操作重叠，从而实现几条指令并行处理的技术。程序中的指令仍是一条条顺序执行，但CPU内部，在当前指令尚未执行完时，提前启动后续指令的另一些操作步骤。取指令IF译码ID取操作数MEM执行指令EX回写WB指令流水线的执行过程指令1指令2指令3指令4指令5123456789IFIDIFMEMIDIFEXMEMIDIFWBEXMEMIDIFWBEXMEMIDWBWBEXMEMWBEX在一个周期完成一条指令，因此提高了CPU的运算速度

时钟周期流水线技术（Pipeline）Intel在486中首次使用IntelPrescott核心的P4有31级流水大多数处理器的流水线级数为7或10，某些单片机（AVR或8051）采用2级流水龙芯2号为9级ARMCortex-A系列为8-13级超标量技术（superscalar）在CPU中有一条以上的流水线，并且每时钟周期内可以完成一条以上的指令，这种设计就叫超标量技术。采用超标量技术的CPU集成了多个ALU、多个FPU、多个译码器，以并行处理的方式来提高性能Pentium是Intel家族中最早采用超标量结构的处理器超标量技术（superscalar）2.乱序执行技术乱序执行（out-of-order）：CPU将根据各单元电路的空闲状态和各指令能否提前执行的具体情况分析后，将能提前执行的指令立即发送给相应电路执行。在顺序执行(in-order)中，一旦遇到指令依赖的情况，流水线就会停滞，如果采用乱序执行，就可以跳到下一个非依赖指令并执行它。这样，使CPU内部电路满负荷运转并相应提高了CPU的运行程序的速度。3高速缓存（Cache）技术CPU的运算速度与主存的读写速度不匹配CPU的运算速度比主内存的读写速度要快得多，使得CPU在访问内存时要花很长时间来等待内存的操作，这种空等造成了系统整体性能的下降。在CPU与主存间加入容量较小、与CPU速度相当的SRAM（静态存储器）Cache全部技术由硬件实现，对应用程序和系统程序员均透明。内存带宽比较Cache的工作原理对大量典型程序运行情况的分析表明，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。称为程序访问的局部性。时间局部性：如果一个存储项被访问，则可能该项会很快被再次访问。空间局部性：如果一个存储项被访问，则该项及其邻近的项也可能很快被访问。Cache的工作原理是基于程序访问的局部性Cache储存了主内存的映象，通过访问Cache来完成数据的读写。Cache的工作原理Cache的性能参数命中率：命中的访问次数和总访问次数之比命中时间：访存Cache的时间失效率：失效的访问次数和总访问次数之比失效时间：访问存储器的时间

Cache的容量大：命中率高、命中时间长当超过一定值后，命中率随容量的增加并不会有明显地增长小：命中率低、命中时间短。Cache的分级体系设计在Cache设计中，为了提高命中率，降低成本通常采用分级结构。目前大多桌面处理器采用三级Cache嵌入式多媒体处理器大多采用2级CacheMCU大多无Cache或1级Cache一级Cache采用哈佛结构InstructionCache（指令缓存）DataCache（数据缓存）离CPU越近的Cache，容量越小，速度越快CPU中Cache技术的实现现在的CPU将三级缓存全部集成到CPU芯片内。多核CPU通常为每个核配有独立的一级和二级缓存，以及各核之间共享三级缓存。Cache对性能的影响Cache的容量决定了处理器的价格与性能Cache的容量受限于成本型号Cache规格A7L1

cache：Percore:64

KBinstruction+64

KBdataL2cache：1

MBsharedL3cache：4

MBTegra3每个核心：L1:32KBinstruction+32KBdata,L2:1MB骁龙800每个核心：L1:32KBinstruction+32KBdata,L2:1MBAtomZ2580每个核心：L1:32KBinstruction+24KBdata,L2:0.5MBMT6589每个核心：L1:32KBinstruction+32KBdata,L2:1MBK3v2每个核心：L1:32KBinstruction+32KBdata,L2:1MB4.扩展指令集从PMMX开始，Intel和AMD的处理器在X86指令集的基础上各自开发了扩展指令集。包含对多媒体、3D处理等方面的支持需要软件支持IntelMMX技术是SIMD技术在奔腾的具体实现处理定点数据4种新的数据类型8个64位宽的MMX寄存器57条新指令MMX的SIMDX=(1,2,3,5,8,9,0,5)Y=(1,2,3,5,8,9,5,7)Z=(2,4,6,10,16,18,5,12)++++++++8个加法器“SIMD”型指令一条指令可处理多个数据MMX的“饱和运算”原信号波形(无符号数)原信号波形经过非饱和运算放大原信号波形经过饱和运算放大当运算结果超出最大值时按最大值运算当运算结果低于最小值时按最小值运算MMX的“积和运算”634847323116150××××a0a1a2a3b0b1b2b3＋×b0a0×b1a1＋×b2a2×b3a3++“积和运算”执行：乘法运算+加法运算扩展指令集名称年代新指令说明MMX1996P557基于64位运算的整型SIMD指令3D-NOW1998K621加速对象是的浮点运算，主要针对三维建模、坐标变换和效果渲染等SSE1999P670提高处理器浮点性能、提升图像处理、3D运算、多媒体处理等应用能力SSE22001Netburst144扩充SSE，MMX的128位扩展，可取代MMXSSE部分主要负责处理浮点数，而MMX部分则专门计算整数SSE32004Netburst13超线程性能增强SSSE32006Core16SSE42006Core54分为两个子集：SSE4.1，Core构架下共47条指令；SSE4.2，Nehalem构架下共7条指令5.64位技术使用64位技术运算有两大优点：可以进行更大范围的运算支持更大容量的内存但是要注意的是，不要看表面64位是32位两倍，就简单的认为64位处理器的性能是32位处理器性能的两倍。5.64位技术64位处理器模型（黑色代表指令、白色代表数据、灰色为数据通道）5.64位技术AMD处理器的64位技术称为X86-64（2004年）使AMD处理器可兼容原来的32位的X86软件，并同时支持X86-64的扩展64位计算，并且具有64位的寻址能力，使得它成为真正的64位X86构架处理器。Intel的64位技术称为EM64T（2005年）全称ExtendedMemory64Technology，即扩展64bit内存技术。EM64T是IntelIA-32架构的扩展，也称IA-32eEM64T特别强调的是对32bit和64bit的兼容性。Intel纯64位技术为IA-64安腾处理器，服务器专用不兼容32位程序6.超线程技术一个程序称为一个进程(process)线程（thread）是在一个程序中可被独立运算处理的那部分程序，它可以和其他部分程序在同一时刻被运算处理。线程与进程通常存在着多对一的关系。超线程技术(Hyper-ThreadingTechnology)：Intel在2002年发布的一项技术，用于Xeon和奔4处理器中一个物理CPU模拟成两个逻辑CPU，也就是一个物理核心，两个逻辑线程，在一单位时间内处理两个线程的工作。之后在IntelCorei7中发展为SimultaneousMulti-Threading(SMT)6.超线程技术在运行针对超线程技术做过优化的操作系统及软件时，CPU的处理能力将有30%以上的提高。超线程的实质也是多利用CPU内的空闲资源7.可信任执行技术TrustedExecuteTechnology（TXT）技术，是Intel研发的一项新的安全技术。通过使用可信平台模块（TrustedPlatformModule，TPM），可以有效确保用户计算机免受各种安全威胁。TXT技术使用硬件密钥和子系统来控制电脑内部的资源，并决定谁或什么程序将被允许访问或拒绝访问这些资源。TXT技术将提供的功能包括程序执行保护、加密存储、受保护的输入、受保护的图形、受保护的发布、自我证明等8.虚拟化技术虚拟化技术允许一个平台运行多操作系统并且应用程序都可以在独立的空间内运行而互不影响。

虚拟化前虚拟化后软件必须与硬件相结合每台机器只能运行单一的操作系统每个操作系统有一个或多个应用程序负载（通常只有一个）增加虚拟化层裸金属架构每台机器上有多个操作系统和多个应用负载windows下的虚拟机软件Vmware、

VirtualBox（开源）8.虚拟化技术XP中虚拟运行ubuntu虚拟多个winXP8.虚拟化技术XP中虚拟运行MAC

MAC下的Parallels虚拟机软件8.虚拟化技术MAC中虚拟运行win79.多核心技术两个或多个独立运行的内核集成于同一个处理器上面双核处理器=一个处理器上包含2个内核多核处理器=一个处理器上包含2个或多个内核早在上个世纪末，HP和IBM就成功推出了拥有双内核的HPPA8800和IBMPower4处理器。Sun也在2003年10月发表双核心UltraSPARCⅣ处理器由于服务器价格高、应用面窄，没有引起广泛的注意Core0Core1FrontSideBus9.多核心技术——双核是CMP（ChipMultiProcessors，单芯片多处理器）中最基本、最简单、最容易实现的一种类型双核：在一块CPU基板上集成两个处理器核心，并通过并行总线将各处理器核心连接起来。双线程：处理器的运行起来象是一个双处理器架构，但实际上只是一个单处理器架构。软件必须进行专门的设计才能够充分利用多个核心双核技术VS.超线程技术双核是真正意义上的双处理器不会发生资源冲突每个线程拥有自己的缓存、寄存器和运算器双核处理器不等于性能加倍双核不一定会使你的电脑时钟速度更快但将提高PC的整体性能双核技术与HT技术在性能上的对比Ex1:两个floatingpoint线程(Smithfieldclient)每个线程拥有自己的FPU,没有资源冲突尽管性能上没有提升太多，但仍然优于HTEx2:一个integer线程与一个floatingpoint线程性能大幅度提升没有资源冲突单核超线程[Pentium4)一个整数运算线程和一个浮点运算线程L2CacheandControlL2缓存控制器L1D-CacheandD-TLBSchedulers整数单元TraceCacheRename/AllocuopQueuesBTBuCodeROM33DecoderBTB&I-TLB浮点单元处理器上同时执行两个没有资源冲突的线程单核超线程(Pentium4)两个浮点运行线程L2CacheandControlL2缓存控制器L1D-CacheandD-TLBSchedulersIntegerTraceCacheRename/AllocuopQueuesBTBuCodeROM33DecoderBTB&I-TLBFloatingPoint如果两个线程有资源冲突，则不能同时执行双核无超线程(PentiumDProcessor)两个浮点处理线程L2CacheandControlL2缓存控制器L1D-CacheandD-TLBSchedulersIntegerTraceCacheRename/AllocuopQueuesBTBuCodeROM33DecoderBTB&I-TLBFloatingPointL2CacheandControlL2缓存控制器L1D-CacheandD-TLBSchedulersIntegerTraceCacheRename/AllocuopQueuesBTBuCodeROM33DecoderBTB&I-TLBFloatingPoint由于有两个浮点处理单元，所以可以同时执行两个浮点处理线程双核超线程(双核PentiumProcessorExtremeEdition)SupportsHT两个整数线程和两个浮点线程L2CacheandControlL2缓存控制器L1D-CacheandD-TLBSchedulersIntegerTraceCacheRename/AllocuopQueuesBTBuCodeROM33DecoderBTB&I-TLBFloatingPointL2CacheandControlL2缓存控制器L1D-CacheandD-TLBSchedulersIntegerTraceCacheRename/AllocuopQueuesBTBuCodeROM33DecoderBTB&I-TLBFloatingPoint双核与超线程一起可以支持同时执行4个线程9多核心技术——四核9.多核心技术——四核4核心龙芯3A架构图Intel80核心处理器处理器为32位、非x86架构，主频3.16GHz，电压0.95V，浮点运算能力1.01TFlops(每秒万亿次)，相当于1万颗10年前的PentiumPro，而功耗不过62W，是四核心XeonX53552.66GHz的大约一半，而后者的浮点运算能力估计为50-60GFlops(每秒十亿次)。3.4CPU生产过程1.硅提纯在硅提纯的过程中，原材料硅将被熔化，并放进一个巨大的石英熔炉。这时向熔炉里放入一颗晶种，以便硅晶体围着这颗晶种生长，直到形成一个几近完美的单晶硅。硅纯度99.9999％。3.4CPU生产过程2.切割晶圆（wafer）用机器从单晶硅上切割下一片事先确定规格的硅晶片，并将其划分成多个细小的区域，每个区域都将成为一个CPU的内核。一般来说，晶圆切得越薄，相同量的硅材料能够制造的CPU成品就越多。3.4CPU生产过程3.影印在经过热处理得到硅氧化物层上涂上一种光阻物质，紫外线能过印制着CPU复印电路结构图样的查模板照射基片，被紫外线照射的地方光阻物质溶解而为了避免让不需要被曝光的区域也受到光的干扰，必须制作遮罩来遮蔽这些区域。这是个相当复杂的过程，每一个遮罩的复杂程度得用10GB数据来描述。3.4CPU生产过程4.蚀刻用溶剂将紫外线照射过的光阻物清除，然后再采用化学处理方式，把没有覆盖光阻物质部分的硅化物氧化物层刻掉。然后把所有的光阻物清除，就得到了有沟的硅基片。3.4CPU生产过程5.分层加工新的一层电路，再次生长硅氧化物，然后沉积一层多晶硅，涂敷光阻物质，重复影印、蚀刻过程，得到含晶硅和硅氧化物的沟槽结构。3.4CPU生产过程6.离子注入通过离子的轰击，使得暴露的硅基片局部掺杂，从而改变这些区域的导电状态，形成门路。然后的步骤就是不断重复以上的过程。一个完整的CPU内核包含大约20层，层间留出窗口，填充金属以保持各层电路的连通3.4CPU生产过程7.切割切割硅片成单个CPU核心（die）3.4CPU生产过程8.封装、测试CPU封装技术是一种将集成电路用绝缘的塑料或陶瓷材料打包的技术.测试是一个CPU制造的重要环节，也是一块CPU出厂前必要的考验。这一步将测试晶圆的电气性能，以检查是否出了什么差错，以及这些差错出现在哪个步骤。3.5CPU的封装与接口类型作用安放、固定、密封、保护芯片和增强导热性与外部电路的连接，因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降只有保证高品质的封装技术，才能生产出高质量的CPU产品3.5CPU的封装与接口类型——CPU的封装DIP(DualIn-linePackage)

双列直插式封装

用于8086时代QFP(PlasticQuadFlatPackage)方型扁平式封装

用于286时代3.5CPU的封装与接口类型——CPU的封装PFP(PlasticFlatPackage)封装

塑料扁平组件式封装。封装的芯片与主板焊接起来。

80386时代CPU采用PGA(CeramicPinGridArrayPackage)封装

插针网格阵列封装技术，封装的芯片内外有多个方阵形的插针，根据管脚数目的多少，可以围成2～5圈。安装时，将芯片插入专门的PGA插座。

从80486开始的CPU采用PGA封装形式。3.5CPU的封装与接口类型——CPU的封装LGA(LandGridArray)封装

其特征是没有了以往的针脚，取而代之的是整齐排列的金属圆点，CPU不再靠针脚接触来固定，而是使用一个金属扣架将CPU压在露出来的弹性触须上。Pentium4的后期型号开始采用LGA封装。3.5CPU的封装LGA（LandGridArray栅格阵列封装）IntelAMD全系列CPU

LGA2011封装Intel8核心16线程处理器SandyBridge-EP的3.5.1CPU的接口CPU和主板连接的接口主要有两类：卡式接口——SLOT，CPU竖立插在主板上

Slot1插座Intel

使用Slot1插座的IntelPentiumII3.5.1CPU的接口针脚/触点式接口——Socket，CPU平放在主板上IntelLGA2011插座AMDAM3+插座（938针）3.6CPU的内核为了便于CPU设计、生产、销售的管理，CPU制造商会对各种CPU核心给出相应的代号，这也就是所谓的CPU核心代号或核心类型。修正上一版存在的错误，并提升一定的性能制造工艺、核心面积、晶体管数量。核心电压、电流大小（功耗）。各级缓存的大小、前端总线频率（FSB）、主频范围、流水线架构、支持的指令集。封装方式和接口类型3.6CPU内核——Intel系列Intel处理器分类Microarchitecture微构架ProcessorCodename内核（研发代码）Branding品牌（名称）Model型号如SandyBridge，表示处理器的代，确定处理器结构。如IvyBridge，表示处理器的研发项目代号。如Corei7、Pentium，表示处理器的高、中、低类型。如Corei73730K，表示处理器的具体型号。Intel微处理器架构在x86处理器架构中，微架构经历了许多代进化8086：第1个x86处理器186：加入了DMA控制器，中断控制器，定时器286：加入了保护模式386：32位处理器486：加入了浮点单元和流水线P5：1993年，第1代Pentium处理器MMX技术超标量、指令和数据独立CachePentium、Pentium-MMXIntel微处理器架构P6：1995年，有多个后续的微架构上：乱序执行，PAE36位地址（64GB）、14级超级流水线。加入了SSE指令Pentium-Pro、PentiumII/III、Celeron(1998)NetBurst：2000年，内部名为P68支持SSE2，SSE3指令集，加入了超线程技术20/31级流水线、超标量、TraceCache64位、双核Pentium4、Pentium4EE、PentiumD/EEIntel微处理器架构Core：2006年，基于改良的P6微架构，也是一个多核微架构2、4核心、VT-x虚拟技术、Intel64、TXT安全技术SpeedStep动态速度、SSSE3指令集Core2Duo、Core2Quad、Core2EENehalem：2008年集成内存控制器、显示核心、L3Cache加入点对点的QPI处理器互联总线集成PCI-E和DMI（DirectMediaInterface）Pentium、Corei3\i5\i7(EE)Intel微处理器架构SandyBridge：2011年1月发布使用在第二代的Corei7/i5/i3处理器上支持AVX指令集，可以执行256位的向量运算32nm制程IvyBridge：使用22nm制程，2012

年发布，第三代Corei7/i5/i3处理器Haswell：新一代微架构，2013年4月发布Inteltick/tock策略Intel系列CPU品牌桌面级酷睿CORE：i7、i5、i3奔腾Pentium赛扬Celeron服务器IA-32的至强XeonIA-64的安腾手持终端嵌入式凌动处理器AtomAMD微处理器架构K8：Hammer是AMD64位技术X86-64的第一款CPU，增加了一个内存控制器，采用超线程通讯结构，二级缓存L2增加到1MB，增加了SSE指令集。K9：被取消K10：Barcelona(2007年)内置四个核心，共享3级缓存，128位浮点单元，AMD-V和HyperTransport3.0AthlonII（没有L3）

、PhenomII、Turion64（mobile）AMD微处理器架构Bulldozer（推土机），2011年9月19日发布。应用于桌面型平台、服务器平台乃至超级计算机的微处理器核心上。为功耗在10W至100W类别的处理器而设计，并且能结合GPU核心(AMDFusion)。支持的指令集：Intel的SSE4.1、SSE4.2、AES、CLMUL以及AVX，以及AMD自有的指令集（包括由SSE5拆分而来的XOP、FMA4、CVT16）FX系列、A系列后续的2012年发布的Piledriver（2012）Steamroller（2014）Kaveri系列APUExcavator（2015）AMD系列主流CPU产品皓龙（Opteron系列

服务器CPU）增强企业应用程序的可扩展性，同时使得Web和数据中心客户可更好地处理新兴的云和虚拟工作负载。FX系列A系列(Fusion)将双核和四核CPU与AMDRadeon显卡结合到单个芯片中，实现了高性能和低功耗。羿龙II提供无与伦比的多核价值。速龙II以低廉的价格获得令人惊叹的多核性能闪龙为日常计算提供价格合理的性能（K8）AMD架构路线图AMDHAS架构异构计算架构HSA（HeterogeneousSystemArchitecture)同一个芯片上的CPU和GPU协同运作，完成计算需要软件做相应的优化BeISAagnosticforbothCPUsandaccelerators.HSAallowsprogramstoutilizethegraphicsprocessorforfloatingpointcalculationswithoutseparatememoryorscheduling.Intel与AMD主流CPU对比3.7其他通用CPU介绍IBM的Power系列用于IBM小型机或应用服务器IBM的处理器Power72010年正式发布，Power7达到了8核，且每核最多可以并行执行4路线程。主频有4.14GHz，晶体管数量为12亿核心面积567mm2，采用的是45nmSOI铜互联工艺制程。每个内核都独占32KB的L1缓存和256KB的L2缓存，另外多达32MB的L3缓存是八个内核共有的。IBM的Power8处理器IBM的大型机处理器zEnterpriseEC12包含了一颗5.5-GHz的六核处理器zNextz系列应用于IBM的大型机zNext采用32nm工艺制造，27.5亿个晶体管Cache结构L1:每核64KB指令/96KB数据

L2:每核心1MB指令/1MB数据L3:共享48MB国产CPU中科院的龙芯(Loongson)龙芯1号（英文名称Godson-1）于2002年研发完成2010年11月发布龙芯3B样片（MIPS）江南计算所的申威1600处理器应用于神威超级计算机（ALPHA）国防大学研制的FT-1000应用于天河一号（SPARC）FT-1500应用于天河二号北京君正Xburst32位（MIPS）北大众志Unicore苏州国芯、杭州中天、浙江大学--C*Core龙芯3号系列为64位多核系列处理器,主要面向包括高性能计算机和服务器等领域。龙芯2号系列为64位低功耗单核通用系列处理器，主要面向行业电脑终端、云计算终端，三网融合、工业控制、网络安全、特