第三章集成门电路和触发器03

第3章集成门电路与触发器

IntegratedGateC1rcu1T&Flip-Flop

TTLCMOS引入逻辑运算与非或【问题一】这些门电路由哪些元件构成？【问题二】内部电路是怎样的？引入【问题一】这些门电路由哪些元件构成？电阻电容电感二极管三极管DeTcb逻辑变量和逻辑函数的取值只有0和1两种可能输出高低电平电路的断合输入高低电平引入【问题一】这些门电路由哪些元件构成？理想电子开关电路的断合电阻电容电感二极管三极管DeTcb§3-1半导体器件的开关特性一二极管静态特性(1)加正向电压VF时，FKVFLRI(b)二极管导通，管压降VD可忽略，相当于一个闭合的开关；DVFVD(a)LR硅管>阈值电压VFVTH§3-1半导体器件的开关特性一二极管静态特性(2)加反向电压VR时，二极管截止，反向电流1S可忽略，相当于一个断开的开关；KLRVR(b)<反向击穿电压VRUBR§3-1半导体器件的开关特性二二极管动态特性给二极管电路加入一个方波信号，电流的波形怎样呢？+DLRivi？§3-1半导体器件的开关特性三三极管静态特性

1.截止状态：发射结反偏或小于死区电压§3-1半导体器件的开关特性三三极管静态特性

2.放大状态：当VI为正且大于死区电压，三极管导通。发射结正偏，集电结反偏

§3-1半导体器件的开关特性三三极管静态特性

3.饱和状态：发射结正偏，集电结正偏

bce§3-1半导体器件的开关特性四三极管动态特性给三极管电路加入一个方波信号，电流的波形怎样呢？§3-1半导体器件的开关特性四三极管动态特性1.延迟时间td：从输入信号vi正跳变的瞬间开始，到集电极电流iC上升到0.1ICS所需的时间；2.上升时间tr：集电极电流从0.1ICS上升到0.9ICS所需的时间;3.存储时间ts：从输入信号vi下跳变的瞬间开始，到集电极电流iC下降到0.9ICS所需的时间;4.下降时间tf：集电极电流从0.9ICS降到0.1ICS所需的时间。

§3-2逻辑门电路【问题二】逻辑门电路内部结构是怎样的？一简单逻辑门电路000010100111ABY与逻辑真值表输入/出电平表0000+50+500+5+5+5VAVBVFVAVB+5VVO§3-2逻辑门电路【问题二】逻辑门电路内部结构是怎样的？一简单逻辑门电路000011101111ABY或逻辑真值表输入/出电平表0000+5+5+50+5+5+5+5VAVBVFVAVBVO§3-2逻辑门电路【问题二】逻辑门电路内部结构是怎样的？一简单逻辑门电路0110AY非逻辑真值表0+5+50输入/出电平表VAVFVA+5VVOVAVO二极管§3-2逻辑门电路【问题二】逻辑门电路内部结构是怎样的？一简单逻辑门电路0110AY非逻辑真值表0+5+50输入/出电平表VAVF三极管VAR1VO+VccRc§3-2逻辑门电路【问题二】逻辑门电路内部结构是怎样的？一简单逻辑门电路逻辑与逻辑或逻辑非优点：电路简单；缺点：负载能力，开关特性等均不理想；有其他的逻辑门的构成电路？§3-2逻辑门电路二TTL集成逻辑门电路二极管三极管电阻TTL门电路

Trans1Stor-Trans1StorLogicIntegratedC1rcu1T§3-2逻辑门电路二TTL集成逻辑门电路1.标准通用系列（CT54/74）电路结构中间级输入级输出级采用多级结构缺点：带负载能力不强；开关特性不理想；逻辑与T3b1+5VFR4R2R1T2R3D4T1T4c1ABCe1§3-2逻辑门电路输入级中间级输出级A.CT74与非门：3个PN结三极管导通输出高电平三极管导通输出低电平T3b1+5VFR4R2R1T2R3D4T1T4c1ABCe1§3-2逻辑门电路A.CT74与非门：T1:多发射极晶体管NNP怎样实现？T3b1+5VFR4R2R1T2R3D4T1T4c1ABCe1§3-2逻辑门电路A.CT74与非门：T3b1+5VFR4R2R1T2R3D4T1T4c1ABCe1§3-2逻辑门电路A.CT74与非门：“0”导通三个PN结导通需2.1V截止截止饱和导通uoT3b1+5VFR4R2R1T2R3D4T1T4c1ABCe1§3-2逻辑门电路A.CT74与非门：“1”导通全饱和导通全反偏截止截止uo§3-2逻辑门电路二TTL集成逻辑门电路1.标准通用系列（CT54/74）【存在问题】

当三极管工作在深度饱和状态，存储时间和关闭时间就很长，降低了门电路的工作速度。§3-2逻辑门电路二TTL集成逻辑门电路1.标准通用系列（CT54/74）1986年

Schottky

eTcbDk开关速度高万倍DkeSBDcb未饱和时，截止，对电路无影响；深饱和时，导通，基极电流分流，使三极管处于浅饱和状态；2.肖特基TTL系列（CT54S/74S）1.标准通用系列（CT54/74）2.肖特基TTL系列（CT54S/74S）3.低功耗肖特基系列（CT54LS/74LS）§3-2逻辑门电路二TTL集成逻辑门电路总线传输应用中的线与逻辑&&VCCF1F2F门11.CT54/742.CT54S/74S3.CT54LS/74LS§3-2逻辑门电路二TTL集成逻辑门电路T3VccF1R4D4T4T3VccF2R4D4T4门2F逻辑1逻辑0截止截止截止过大电流损坏器件§3-2逻辑门电路二TTL集成逻辑门电路T3VccF1R4D4T4T4集电极开路，防止电流过大；RLUcc输出F外接负载，保证输出的高电平正常；4.OC门（OpenCollectorGate）ABF逻辑符号怎样实现？§3-2逻辑门电路二TTL集成逻辑门电路4.OC门实现线与逻辑；&&&UCCF1F2F3F输出级UCCRLT5T5T5§3-2逻辑门电路1.CT54/742.CT54S/74S3.CT54LS/74LS二TTL集成逻辑门电路4.OC门逻辑0逻辑1逻辑

1逻辑

0禁止状态§3-2逻辑门电路二TTL集成逻辑门电路5.TS门T3b1+5VFR4R2R1T2R3D4T1T4c1ABe1怎样实现？增加控制信号；截止截止截止导通电位拉低E=0DE=0时，F处于高阻态E=1时，F处于正常态（ThreeStateGate）§3-2逻辑门电路二TTL集成逻辑门电路5.TS门ABF逻辑符号E为使能控制端ABF逻辑符号用途？单向传输§3-2逻辑门电路二TTL集成逻辑门电路5.TS门广泛用于总线传输

总线§3-2逻辑门电路二TTL集成逻辑门电路5.TS门广泛用于总线传输E=0禁止工作E=1禁止工作§3-2逻辑门电路二TTL集成逻辑门电路1.CT54/742.CT54S/74S3.CT54LS/74LS4.OC门5.TS门5.TTL门的主要外部特性参数§3-2逻辑门电路二TTL集成逻辑门电路5.TTL门的主要外部特性参数A.

输出高、低电平：电路可靠性低电平:0V-0.4V标称值：0.3V

不同的厂家不一样不同的型号不一样高电平:2.4V-5V标称值：3.6V

0.4v5v§3-2逻辑门电路二TTL集成逻辑门电路5.TTL门的主要外部特性参数B.

扇入系数与扇出系数：带负载的能力扇入系数是指合格的输入端的个数；扇出系数是指在正常工作状态下所能带同类门电路的最大数目；§3-2逻辑门电路二TTL集成逻辑门电路5.TTL门的主要外部特性参数C.

平均传输延迟时间：速度指标导通延迟时间tPHL截止延迟时间tPLH§3-2逻辑门电路【总结】TTL逻辑门电路

74STS7474LSOC§3-3触发器

触发器的分类：按逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和T′触发器等。按触发方式不同：电平触发器、边沿触发器和脉冲触发器等。按电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。

触发器的逻辑功能通常用功能表、状态表、状态图、特征表、特征方程、时序图等表示。§3-3触发器一基本触发器两互补输出端基本RS触发器的电路结构两输入端&QQ.G1&.G2SDRD

正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线§3-3触发器一基本触发器1、电路结构QQ.G1&.&G2SDRDQQSDRD§3-3触发器一基本触发器2、基本工作原理1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRD§3-3触发器一基本触发器设原态为“0”态1001110触发器保持“0”态不变复位0

结论:不论触发器原来为何种状态，当SD=1，

RD=0时，将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD§3-3触发器一基本触发器01设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD§3-3触发器一基本触发器设原态为“1”态0110001触发器保持“1”态不变置位1

结论:不论触发器原来为何种状态，当SD=0，

RD=1时，将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD§3-3触发器一基本触发器11设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD§3-3触发器一基本触发器设原态为“1”态1110001触发器保持“1”态不变1

当SD=1，

RD=1时，触发器保持原来的状态，即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD§3-3触发器一基本触发器1100“1”态(4)SD=0，RD=0QQ.G1&.&G2SDRD

当信号SD=RD=0时，两个与非门的输出都为1，这就达不到Q与Q应该相反的逻辑要求。§3-3触发器一基本触发器110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD=0再同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转§3-3触发器一基本R-S触发器

功能说明输入输出110110001001CD11QQ输出置1输出置0原状态不变

状态不定RDSD【问题一】为什么叫触发器？具有记忆功能的电路，状态可以保持不变；不同输入信号触发不同的输出状态；触发器：Flip-Flop，简写FF§3-3触发器一基本R-S触发器

功能说明输入输出110110001001CD11QQ输出置1输出置0原状态不变

状态不定RDSD【问题二】触发器有什么功能？具有记忆功能，可存储一位二进制数码；两个稳定状态可相互转换，即状态的翻转；§3-3触发器一基本R-S触发器

功能说明输入输出110110001001CD11QQ输出置1输出置0原状态不变

状态不定RDSD【问题三】逻辑功能怎么描述？1.功能表描述触发器逻辑功能；RS功能说明次态

现态

00d不定010置0101置111不变约束条件§3-3触发器一基本R-S触发器

功能说明输入输出110110001001CD11QQ输出置1输出置0原状态不变

状态不定RDSD【问题三】逻辑功能怎么描述？2.状态表次态、现态和输入的关系；次态现态01dd001101约束条件§3-3触发器一基本R-S触发器

功能说明输入输出110110001001CD11QQ输出置1输出置0原状态不变

状态不定RDSD【问题三】逻辑功能怎么描述？3.状态图反映状态之间转移关系的有向图；01RS100101/11×1/1×/10/11S

nQR1+nQS

nQR1+nQ§3-3触发器一基本R-S触发器

功能说明输入输出110110001001CD11QQ输出置1输出置0原状态不变

状态不定RDSD【问题三】逻辑功能怎么描述？4.特性表真值表；000001010011100101110111不定001101

约束条件§3-3触发器一基本R-S触发器

功能说明输入输出110110001001CD11QQ输出置1输出置0原状态不变

状态不定RDSD【问题三】逻辑功能怎么描述？5.特性方程逻辑函数表达式；

Qn000111100×0011×011

RS次态Qn+1的卡诺图约束条件§3-3触发器一基本R-S触发器4.波形图[例]设下图中触发器初始状态为

0，试对应输入波形画出

Q和

Q的波形。解：QQSDRDSRSDRD保持初态为0，故保持为0。置

0保持QQ置

11.功能表2.状态表3.状态图4.特性表5.特性方程6.波形图§3-3触发器一基本R-S触发器§3-3触发器一基本R-S触发器？SDRDQQ&&课后练习功能表Qn11101010不定00Qn+1SDRD不定11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻辑符号置0、置1信号低电平有效置0、置1信号高电平有效注意

弄清输入信号是低电平有效还是高电平有效。？区别？§3-3触发器正常状态：无故障信号，VI＝0为低电平，清音按钮未按下故障状态：VI由0→1，若清音按钮未按下01011&&&&11音响电路VIGFEDCBARQQ+5V清音开关故障信号101此时音响电路不发声011011101此时音响电路发声报警听到报警声后，按下清音按钮0110010报警声消失待故障信号＝0，触发器返回1状态例2

声报警控制电路应用举例

例3

消除机械开关振动引起的抖动现象

SR开关接B开关接A悬空时间接A振动悬空时间接B振动SR【问题】基本R-S触发器有什么缺点？缺点：R、S有约束条件缺点：无统一时钟定时控制§3-3触发器§3-3触发器二时钟R-S触发器缺点：无统一时钟定时控制SDQQ&&RD&&CPSRR、S高电平有效★CP=0时，G3、G4被封锁，输入信号R、S不起作用。基本RS触发器的输入均为1，触发器状态保持不变。

1RS★CP=1时，G3、G4解除封锁，将输入信号R和S取非后送至基本RS触发器的输入端。

§3-3触发器二时钟R-S触发器SDQQ&&RD&&CPSR

不定11001110Qn00Qn+1SRRS功能

R、S信号高电平有效

QQ1SC11R§3-3触发器二时钟R-S触发器特性表CP=1期间有效§3-3触发器二时钟R-S触发器CPRS【例1】请画出时钟RS触发器输出Q波形？（初态为0）Q【解】保持保持保持保持保持保持置1置0置1置0不变§3-3触发器三时钟R-S触发器的特点(1)同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制状态转换的方向；CP控制状态转换的时刻。(2)同步RS触发器在CP=1期间接收输入信号进行工作,CP=0时停止。可用一个CP控制多个触发器工作，抗干扰能力强于基本型。(4)触发器的翻转只是被控制在一个时间间隔内，而不是控制在某个时刻。有空翻现象。§3-3触发器三时钟R-S触发器空翻现象由于CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，若在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。§3-3触发器二时钟R-S触发器【特点】时钟电平控制R、S之间有约束缺点QQ1SC11R1D§3-3触发器三时钟D触发器QQ1SC11R1DQQ1DDC1CP

状态不变0

功能说明输入输出DCP时钟D触发器功能表

100110输出置0§3-3触发器三时钟D触发器QQ1SC11R1DQQ1DDC1CP10

状态不变

功能说明输入输出DCP时钟D触发器功能表

10010输出置01输出置1

跟随输入信号D简化电路§3-3触发器三时钟D触发器1.功能表功能说明010置01置1D次态现态0100112.状态表01D1003.状态图§3-3触发器三时钟D触发器4.特性表nQD1+nQ0000101011115.特性方程6.波形图【例2】请画出时钟D触发器输出Q波形？（初态为0）DCPQ保持保持保持与D同步与D同步§3-3触发器三时钟D触发器以牺牲输入信号个数来解决约束条件的问题QQ1SC11R

时钟RS触发器QQ1DDC1CP

时钟D触发器？能不能有其他方法解决约束条件？§3-3触发器QQ1SC11R11QQ与门或门&&010110翻转10KJ逻辑符号QQ1JJC1CP1KK四时钟JK触发器§3-3触发器QQ1SC11R&&KJ四时钟JK触发器1说明Qn+1KJCP不变Qn00置0010翻转11置1101不变Qn××0Qn0000010Q100Q11QQ§3-3触发器四时钟JK触发器2.状态表次态现态010100111001/113.状态图01JK10/1100/0100/100000101011114.特性表nQJK1+nQ

0000

0011

0100

0110

1001

1011

1101

1110§3-3触发器四时钟JK触发器

Qn000111100001111001

JK次态Qn+1的卡诺图5.特性方程0000101011114.特性表nQJK1+nQ

0000

0011

0100

0110

1001

1011

1101

1110§3-3触发器四时钟JK触发器6.波形图【例3】请画出时钟JK触发器输出Q波形？（初态为0）JCPK保持保持保持置0置1不变置1翻转Q§3-3触发器【归纳】置1置0不变翻转时钟RS触发器时钟D触发器时钟JK触发器还有什么触发器？？§3-3触发器【归纳】置1置0不变翻转时钟RS触发器时钟D触发器时钟JK触发器从哪个转换过来？？？§3-3触发器QQ1JC11K1说明Qn+1KJCP不变Qn00置0010翻转11置1101不变Qn××0QnJ=KT五时钟T触发器CPQQ1TTC1CP1.功能表功能说明01不变翻转T次态现态0101102.状态表§3-3触发器五时钟T触发器01T1103.状态图04.特性表nQT1+nQ0000111011105.特性方程§3-3触发器五时钟T触发器6.波形图【例4】请画出时钟T触发器输出Q波形？（初态为0）TCPQ保持保持保持翻转不变不变翻转§3-3触发器【归纳】置1置0不变翻转时钟RS触发器时钟D触发器时钟JK触发器时钟T触发器同步触发器§3-3触发器时钟RS触发器时钟D触发器时钟JK触发器时钟T触发器电位触发方式CPJKQ有效翻转空翻一个时钟周期中，触发器发生多次翻转的现象叫空翻。QQ1JC1CP1K§3-3触发器QQ1JC1CP1K【问题】空翻问题1JKQ主Q主Q从Q从六主从JK触发器CP=1时：主触发器工作，接受输入信号；从触发器封锁，输出保持不变；给主从触发器提供反相的时钟信号，使它们在不同的时段交替工作。10封锁工作§3-3触发器QQ1JC1CP1K【问题】空翻问题QQ1JC1CP1K1JKQ主Q主Q从Q从六主从JK触发器CP=1时：主触发器工作，接受输入信号；从触发器关闭，输出保持不变；01CP到来=0时：主触发器封锁，不接受输入信号；从触发器工作，接受信号；工作封锁§3-3触发器六主从JK触发器01CP010分析JK触发器的逻辑功能(1)J=1,K=1

设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变01RS

CPF从QQQQSDRD1

CPF主JKCP

§3-3触发器六主从JK触发器CP010(1)J=1,K=110设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=1RS

CPF从QQQQSDRD1

CPF主JKCP

§3-3触发器六主从JK触发器01RS

CPF从QQQQSDRD1

CPF主JKCP

CP010(2)J=0，K=1

设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态§3-3触发器六主从JK触发器01CP010(3)J=1，K=0

设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态RS

CPF从QQQQSDRD1

CPF主JKCP

§3-3触发器六主从JK触发器CP010(4)J=0，K=0

设触发器原态为“0”态保持原态00010001保持原态保持原态RS

CPF从QQQQSDRD1

CPF主JKCP

§3-3触发器六主从JK触发器CP01001结论：CP高电平时F主状态由J、K决定，F从状态不变。CP下降沿()触发器翻转（F从状态与F主状态一致）。RS

CPF从QQQQSDRD1

CPF主JKCP

QQ1JJC1CP1RK§3-3触发器六主从JK触发器1JC1CP1K1JC1CP1K1JKQ从Q从Q主Q主逻辑符号表示时钟触发沿为下降沿表示主从触发§3-3触发器六主从JK触发器特性方程：将代入上式，得到JK触发器的特性方程：主从RS触发器

SR主从JK触发器电路结构工作波形下降沿触发翻转已知CP、J、K的波形，试画出输出端Q的波形。设触发器的初态为0。

在CP脉冲的高电平期间将输入信号存储于主触发器在CP脉冲的下降沿到来时翻转例1

主从JK触发器组成的电路及其输入信号CP、D的波形分别如图所示，设触发器的初态为1，试画出输出端L的波形。J(K)解：J、K互补=D,所以输出同J（D）端。

上升沿触发在CP脉冲的低电平期间将输入信号存储于主触发器。在CP脉冲上升沿到来时翻转

例2设负跳沿触发的主从JK触发器的CP和J、K信号的波形如图所示，画出输出端Q的波形。设触发器的初始状态为0。

在CP脉冲的高电平期间将输入信号存储于主触发器。在CP脉冲的下降沿到来时翻转

主从JK触发器存在的问题是：有“一次翻转”现象。它只在以下两种情况下产生：1、当Q=0(CP=1)时，J端有正向干扰2、当Q=1(CP=1)时，K端有正向干扰主RS触发器从RS触发器Qn＝0时，一次变化只能发生于J端，且当J端有正向干扰的时候（0→1）。Qn＝0主RS触发器从RS触发器Qn＝1时，一次变化只能发生于K端，且当K端有正向干扰的时候（0→1）。Qn＝1主RS触发器从RS触发器一次翻转问题限制了主从JK触发器的使用，也降低了它的抗干扰能力。在CP=1期间，可能会由于干扰而使得触发器有错误动作，故对于主从JK触发器，一般要求在CP=1期间，J、K信号保持不变或CP为窄脉冲CP高电平期间的干扰信号使触发器状态出错例3

已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图

（设初始状态为0）。（1）触发器的触发翻转发生在时钟脉冲的触发沿（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。画主从触发器的波形图时的依据：主从JK触发器的特点：（1）主从触发器的触发翻转分为两个节拍：（2）对于主从JK触发器而言，不存在约束现象当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变;主触发器工作，接收JK端的输入信号。当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号JK不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。（3）无空翻现象。CP一旦变为0后，主触发器被封锁，其状态不再受J、K影响，因此不会有空翻现象。（4）存在一次变化问题主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次翻转现象。§3-3触发器【归纳】QQ1JJC1CP1RK主从JK触发器QQ1JJC1CP1KK同步JK触发器比较逻辑功能相同；逻辑符号不同；触发方式不同；CP触发接收触发§3-3触发器七边沿触发器

主从触发器，若是负跳变沿触发的主从触发器，它们在工作时必须在正跳变沿前加入输入信号，如果在CP=1的期间，输入端出现干扰，就有可能使触发器状态出错。

边沿触发器的电路结构可以克服这一缺点。它大大提高了触发器抗干扰能力和电路的可靠性。

边沿触发器有两种工作方式：

维持-阻塞边沿触发器*利用传输延迟的边沿触发器§3-3触发器七维持阻塞边沿触发器逻辑符号基本RS触发器10100111111110SD、RD分别为直接置1、置0端，低电平有效。011100D触发器置1D触发器置0直接置0端直接置1端若CP=0，G3门输出：

“1”若CP=1，G3门输出：

“1”§3-3触发器七维持阻塞边沿触发器工作原理(不考虑SD、RD时)&&01111Qn+1=Qn&&DD当CP=0时

在SD=RD=1的前提下，§3-3触发器七维持阻塞边沿触发器当CP由0变1时&&DDDDDD在CP脉冲的上升沿产生状态变化

2、工作原理

CP=1期间&DD1门3,4开,Q3,Q4输出互补，必定有一个为0。若Q3=0，Q4=101101置0维持线，置1阻塞线00×维持阻塞作用一旦产生之后（此作用一直保持到CP下降沿到来时为止），D信号就失去作用2、工作原理

CP=1期间&DD1若Q3=1，Q4=0

1001&11方向2：保证Q6=1，维持Q4＝0，置1维持线方向3：阻止Q3为0，置0阻塞线方向1：使触发器置“1”0×维持阻塞作用一旦产生之后（此作用一直保持到CP下降沿到来时为止），D信号就失去作用§3-3触发器七维持阻塞边沿触发器

维持-阻塞D触发器在CP脉冲的上升沿前接受信息，上升沿时触发翻转，上升沿后封锁输入，此即边沿触发器的特点。触发方式§3-3触发器七维持阻塞边沿触发器画触发器输出波形图总结：一、单个触发器画输出波形三、两个或多个触发器画输出波形二、入端有组合电路的触发器画输出波形§3-3触发器七维持阻塞边沿触发器一、单个触发器画输出波形例1

基本触发器的逻辑符号与输入波形如图所示。试作出Q、Q的波形。SDRDQQ×××××××××ק3-3触发器七维持阻塞边沿触发器例2

单个触发器的逻辑结构与输入波形如图所示。试作出输出波形。CP12345ABQ2Q3Q2“0”“1”置1翻转保持翻转翻转例3

入端有组合电路的触发器的逻辑结构与输入波形如图所示。试作出输出波形（初态为“0”）。Q1AB/J“0”Q2“0”初态保持置0保持翻转置0保持二、入端有组合电路的触发器画输出波形CP123456BA/K§3-3触发器七维持阻塞边沿触发器例4

两触发器构成的逻辑电路与输入波形如图所示。试作出输出波形（初态为“0”）。CP123456Q1Q2“0”“0”(↑)(↓)三、两个或多个触发器画输出波形§3-3触发器八触发器的电气特性动态特性一、输入信号的建立时间和保持时间1.建立时间

tset指要求触发器输入信号先于

CP

信号的时间。2.保持时间

th指保证触发器可靠翻转，

CP

到来后输入信号需保持的时间。边沿

D

触发器的tset和th均在10ns左右。CPD010101≥≥≥≥§3-3触发器八触发器的电气特性二、时钟触发器的传输延迟时间指从

CP

触发沿到达开始，到输出端Q、Q

完成状态改变所经历的时间。1.tPHL为输出端由高电平变为低电平的传输延迟时间。TTL边沿

D

触发器7474，tPHL≥40ns。2.tPLH为输出端由低电平变为高电平的传输延迟时间。7474，≤25ns。三、时钟触发器的最高时钟频率fmax由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。7474，fmax

≥15MHz。§3-3触发器【总结】触发器的分类：逻辑功能置1置0不变翻转RS触发器D触发器JK触发器T触发器§3-3触发器【总结】触发器的分类：触发方式CP接收信号触发接收并触发触发电平触发器空翻主从触发器一次翻转边沿触发器§3-3触发器【总结】触发器的命名：主从JK触发器触发方式逻辑功能触发器的描述方法：2.状态表5.特性方程

3.状态图6.波形图1.功能表

4.特性表【问题】触发器有什么用？§3-3触发器【练习】请画出带异步置0和置1端的JK触发器输出Q波形？（下降沿触发）JKCPSDRDQQ1JJC1CP1RKSDRD置0置

1Q抢答系统§3-3触发器抢答系统【思考】抢答系统包括哪几个部分？抢答电路显示电路触发器§3-3触发器§3-3触发器九触发器的应用之抢答电路【例】请设计一个四路抢答电路可用元件：集成4D触发器74LS175，发光二极管，各种逻辑门电路（与，或，非，与非，或非，异或），按键若干，电阻，电容，风鸣器，1KHzCP脉冲，电源，接地§3-3触发器边沿D触发器QQC1CP1DD问1：触发方式是什么？CP上升沿接受并触发问2：逻辑功能是什么？置1置0不变翻转功能表功能说明010置01置1DRDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND§3-3触发器【学习