尹其畅-第十三讲-加法器数值比较器

第十四讲加法器和比较器课题：加法器和比较器、竞争冒险课时安排：2重点：加法器和比较器设计的过程分析难点：集成比较器及其级联；加法器实现减法运算教学目标：理解加法器和比较器的工作原理，了解集成比较器的级联的方法；了解竞争冒险的含义及消除竞争冒险的方法教学过程：一、加法器

1、半加器

2、全加器

3、加法器（74LS183）应用二、数值比较器

1、一位数值比较器

2、4位数值比较器

3、集成数值比较器74LS85

三、组合电路的竞争冒险

1、竞争冒险的概念及其产生原理，判别

2、消除竞争冒险的方法11011001+举例：A=1101,B=1001，计算A+B。011010011加法运算的基本规则：(1)逢二进一。(2)最低位是两个数最低位的叠加，不需考虑进位。(3)其余各位都是三个数相加，包括加数被、加数和低位来的进位。(4)任何位相加都产生两个结果：本位和、向高位的进位。用半加器实现用全加器实现三、加法器一、半加器半加运算不考虑从低位来的进位。设：A---加数；B---被加数；S---本位和；C---进位。真值表逻辑图半加器ABCS逻辑符号=1&ABSC二、全加器：an---加数；bn---被加数；cn-1---低位来的进位；sn---本位和；cn---本位向高位的进位。an

bn

cn-1

sn

cn

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

真值表全加器的卡诺图全加器74LS183

（a）1/2逻辑图（b）图形符号半加和：所以，全加和：anbncn-1sncn全加器逻辑图逻辑符号sncn半加器半加器1anbncn-1scc

全加器SN74LS183的管脚图114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND例：用一片SN74LS183构成两位串行进位全加器。D1bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2C串行进位其它组件：SN74H83---四位串行进位全加器。SN74LS283---四位超前进位全加器。例：

4位串行进位加法器4位超前进位加法器

74LS283

的逻辑图例:用四位全加器设计一个将8421BCD码转化为余3码的代码转换电路.设:8421BCD码为:DCBA余3码为:则比较器的分类：（1）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个数的大小。第一类的逻辑功能较简单，下面重点介绍第二类比较器。四、数字比较器一、一位数值比较器功能表ABA>BA<BA=B逻辑图逻辑符号&&1ABA<BA>BA=B一位数值比较器（与非门）二、多位数值比较器比较原则：1.先从高位比起，高位大的数值一定大。2.若高位相等，则再比较低位数，最终结果由低位的比较结果决定。请根据这个原则设计一下：每位的比较应包括几个输入、输出？A、B两个多位数每一位Ai

、Bi的比较AiBi两个本位数（A>B）i-1（A=B）i-1（A<B）i-1低位的比较结果（A>B）i（A=B）i（A<B）i比较结果向高位输出每个比较环节的功能表四位数码比较器的真值表a3>b3

100a3=b3a2=b2a1=

b1a0=b0

010a3=b3a2=b2a1=

b1a0<b0

001a3=b3a2=b2a1=

b1a0>b0

100a3=b3a2=b2a1<b1

001

a3=b3a2=b2a1>

b1

100a3=b3a2<b2

001a3=b3a2>b2

100a3<b3

001比较输入

输出

a3b3a2b2a1b1a0b0

LES

(A>B)(A=B)(A<B)根据比较规则，可得到四位数码比较器逻辑式：A=B:A<B:AB:4位数值比较器CC14585的逻辑图四位集成电路比较器74LS85低位进位向高位位进位A3B2A2A1B1A0B0B3B3(A<B)L(A=B)L(A>B)LA<BA=BA<BGNDA0B0B1A1A2B2A3UCC(A<B)L(A=B)L(A>B)LA<BA=BA<B74LS85例1：将两片CC14585接成8位数值比较器例2：七位二进制数比较器。（采用两片85）“1”必接好（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L74LS85（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L74LS85(1)(2)a3a2a1a0a6a5a4Ab3b2b1b0b6b5b4B高位片低位片例3：设计三个四位数的比较器，可以对A、B、C进行比较，能判断：(1)三个数是否相等。(2)若不相等，A数是最大还是最小。比较原则：先将A与B比较，然后A与C比较，若A=BA=C，则A=B=C；若A>BA>C，则A最大；若A<BA<C，则A最小。可以用两片74LS85实现。A=B=C&&A最大A最小&（A>B）L（A<B）LA>BA=BA<BC1C0C3C2（A=B）L（A>B）L（A<B）LA>BA=BA<BB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2§4.5利用中规模组件设计组合电路中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减少连线、提高可靠性。下面通过例题复习一下用数据选择器和译码器设计组合逻辑电路的方法。一、用数据选择器设计逻辑电路四选一选择器功能表类似三变量函数的表达式！分析D0D1D2D3A0A1W74LS153例：利用四选一选择器实现如下逻辑函数。与四选一选择器输出的逻辑式比较可以令：变换接线图D0D1D2D3A0A1WAGRY“1”74LS1532.用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。3.设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端。用数据选择器设计逻辑电路小结1.若要产生单输出逻辑函数时,可先考虑数据选择器。二、用线译码器设计多输出逻辑电路从功能表可知：例：用2-4线译码器产生一组多输出函数。接线图&&Z2Z1n-2n

线译码器，包含了n变量所有的最小项。加上或门或与非门，可以组成任何形式的输入变量小于n的组合逻辑函数。用线译码器设计多输出计逻辑电路小结若要产生多输出逻辑函数时,使用译码器+门电路较有利。设计方法（步骤）总结：1.由功能确定输入、输出量，写出逻辑式。2.把要用的逻辑组件的逻辑函数式变换成与所求逻辑式相类似的形式：•若两者形式上完全相同，则该种组件效果最好。•若组件函数式更丰富，则可将多出的输入变量和乘积项适当处理，也可以较方便地得到所需要的逻辑式。•若组件的函数式仅是所要产生的逻辑式的一部分，可以通过扩展方法得到所需逻辑式。扩展方法用使能端或其它输入端扩展，适当加其他门；采用多片组件进行适当连接。3.接线，画出逻辑图。例：利用译码器分时将采样数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线2-4线译码器ABCD三态门三态门三态门三态门总线000全为1工作原理：（以A0A1=00为例）数据脱离总线

1、由于竞争而产生的尖峰脉冲

2、同一输入变量经不同途径到达输出门的情况（m、n均为正整数）

3、消除竞争－冒险现象的几种方法（a）电路接法（b）电压波形

4、用增加冗余项消除竞争－冒险3.4组合逻辑电路中的竞争－冒险现象由于竞争而产生尖峰脉冲组合逻辑电路中，若某个变量通过两条以上途径到达输出諯，由于每条路径上的延迟时间不同，到达终点在时间就有先后，这一现象称为竞争。由于竞争而在电路输出端可能产生尖峰脉冲的现象叫做竞争—冒险。一、组合逻辑电路的竞争—冒险现象ABY&ABYABY毛刺,属噪声无噪声

当某个变量发生变化,出现竞争时，在输出端出现不应有的尖脉冲，这种情况称为“冒险”。冒险1）“0”型冒险（A+A型冒险）•A&&AAFtpd•AF&&1）“0”型冒险（A+A型冒险）2）“1”型冒险•A&≥1FAAFtpd二、冒险现象的判别1.代数法

当变量同时以原变量和反变量的形式出现在函数式中时，该变量就具备了竞争条件。只要输出端的逻辑函数在一定条件下能简化为：；则可判断存在竞争—冒险例：判断下列函数是否存在冒险现象。BC F00A+A01A10A11A0型冒险ABF00001010111CBC F00A•A01A10A1111型冒险01111001BCA0