数字电路课件第5章

第

5

章集成触发器

概述基本RS触发器同步触发器

边沿触发器本章小结主从触发器主要要求：了解触发器的基本特点、作用和类型。5.1

概述Flip-Flop，简写为FF，又称双稳态触发器。一个触发器可存储1位二进制数码基本特点(1)具有两个能自保持的稳定状态(简称稳态)

，通常用输出端

Q的状态来表示触发器的状态。如Q=0、Q=1时，表示0状态；Q=1，Q=0时，表示1状态。(2)在输入信号作用下，触发器的两个稳定状态可相互转换

(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。一、触发器的基本特点和作用

触发器的作用触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关。触发器和门电路是构成数字电路的基本单元。根据逻辑功能不同分为

RS

触发器

D

触发器

JK

触发器

T

触发器

T´触发器根据触发方式不同分为电平触发器边沿触发器主从触发器根据电路结构不同分为三、触发器逻辑功能的描述方法

主要有特性表、特性方程、激励表(又称驱动表)、状态转换图和波形图(又称时序图)等。基本

RS

触发器同步触发器主从触发器边沿触发器维持阻塞触发器二、触发器的类型

5.2

基本RS触发器

主要要求：掌握与非门结构基本RS触发器的电路和逻辑功能。理解或非门结构基本RS触发器的电路、逻辑功能。掌握触发器逻辑功能的描述方法。掌握基本RS触发器的工作特点和逻辑功能。5.2.1由与非门组成的基本RS触发器

一、电路组成QQSDRDG1G2QQSDRDSRSDRDQQQ=1，Q=0

时，称为触发器的1状态，记为Q=

1；Q=0，Q=1时，称为触发器的0状态，记为Q=0。RD置0端，也称复位端。

R即Reset。SD置1端，也称置位端。

S即Set。BasicFlip-Flop互补输出端，正常工作时，它们的输出

状态相反。低电平有效QQSDRDG1G211011000SDRD功能说明输入QQ输出二、逻辑功能

011110触发器被置0触发器置010QQSDRDG1G211011000SDRD功能说明输入QQ输出二、逻辑功能QQ输出100111触发器被置1触发器置010触发器置101QQSDRDG1G211011000SDRD功能说明输入QQ输出二、逻辑功能QQ输出11触发器置010触发器置101触发器保持原状态不变不变&&G1门输出G2门输出QQSDRDG1G211011000SDRD功能说明输入QQ输出二、逻辑功能输出状态不定(禁用)不定QQ输出触发器置010触发器置101触发器保持原状态不变不变0011输出既非0状态，也非1状态。当RD和

SD同时由0变1时，输出状态可能为0，也可能为1，即输出状态不定。因此，这种情况禁用。触发器次态Qn+1与输入信号和电路原有状态（现态Qn）之间关系的真值表。00001×触发器状态不定0×1010100触发器置000101101触发器置1111110011触发器保持原状态不变说明Qn+1QnSDRD与非门组成的基本RS触发器特性表置0端RD和置1端SD低电平有效。RD+SD=1称约束条件注意三、特性表四、特性方程触发器次态Qn+1与输入信号RD、

SD及现态Qn之间的逻辑关系表达式。特性方程(约束条件)RD+SD=1基本RS触发器Qn+1的卡诺图RDSDQn0100011110×

×

0

01

1

1

0基本RS触发器特性表的简化表示Qn11101010不定00Qn+1SDRD解：[例]设下图中触发器初始状态为

0，试对应输入波形画出

Q和

Q的波形。QQSDRDSRSDRD保持初态为0，故保持为0。置

0保持QQ置

11.电路组成QQRDSDRSQQRDSDG1G2RDSDQQ互补输出端，正常工作时，它们的输出

状态相反。高电平有效5.2.2由或非门组成的基本RS触发器QQRDSDG1G211011000SDRD功能说明输入QQ输出2.逻辑功能0100

01触发器被置1触发器置101QQRDSDG1G211011000SDRD功能说明输入QQ输出2.逻辑功能101000触发器被置0触发器置010触发器置101QQRDSDG1G211011000SDRD功能说明输入QQ输出2.逻辑功能00触发器置010触发器置101触发器保持原状态不变不变≥1≥1G1门输出G2门输出QQRDSDG1G211011000SDRD功能说明输入QQ输出2.逻辑功能1100输出既非0状态，也非1状态。当RD和SD同时由1变0时，输出状态是不确定的。所以，这种情况也是不允许的。为保证触发器能正常工作，要求RDSD=0。输出状态不定(禁用)不定触发器置010触发器置101触发器保持原状态不变不变00001×触发器状态不定0×1010101触发器置110101100触发器置0011110011触发器保持原状态不变说明Qn+1QnSDRD或非门组成的基本RS触发器特性表置0端RD和置1端SD高电平有效。RDSD=0称约束条件注意3.特性表3.特性方程基本RS触发器Qn+1的卡诺图RDSDQn01000111101

0

1

1

×0

0×特性方程(约束条件)RDSD=0基本RS触发器特性表的简化表示Qn11001110不定00Qn+1SDRD基本

RS触发器的两种形式比较特性表Qn11101010不定00Qn+1SDRD不定11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR逻辑符号置0、置1信号低电平有效置0、置1信号高电平有效注意弄清输入信号是低电平有效还是高电平有效。基本

RS触发器的优缺点优点缺点电路简单，是构成各种触发器的基础。1.输出受输入信号直接控制，不能定时控制。2.有约束条件。5.3同步触发器

主要要求：掌握同步RS触发器、同步D触发器、同步JK触发器的逻辑功能及其特性方程。

理解同步触发器的触发方式，了解同步触发器的空翻现象。SynchronousFlip-Flop在数字系统中，为了协调各部分有节拍地工作，常常要求一些触发器在同一时刻动作。为此，必须采用同步脉冲，使这些触发器在同步脉冲作用下根据输入信号同时改变状态，而在没有同步脉冲输入时，触发器保持原状态不变，这个同步脉冲称为时钟脉冲CP。

具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。同步触发器是其中最简单的一种，而基本RS触发器称异步触发器。同步触发器

QQG1G2SRG3G4CPQ3Q4工作原理★CP=0时，G3、G4被封锁，输入信号R、S不起作用。基本RS触发器的输入均为1，触发器状态保持不变。011一、电路组成

基本

RS

触发器增加了由时钟

CP

控制的门

G3、G45.3.1同步RS触发器QQG1G2SRG3G4CPQ3Q41SR工作原理★CP=0时，G3、G4被封锁，输入信号R、S不起作用。基本RS触发器的输入均为1，触发器状态保持不变。★CP=1时，G3、G4解除封锁，将输入信号

R和S取非后送至基本

RS触发器的输入端。一、电路组成5.3.1同步RS触发器QQ1SC11RQQG1G2SRG3G4CPQ3Q4RS功能

RDSD二、逻辑功能异步置0端RD和异步置1端SD不受CP控制。实际应用中，常需要利用异步端预置触发器状态(置0或置1)，预置完毕后应使RD=SD=1。SSDRRDSCPR不定11001110Qn00Qn+1SR1CP××0Qn

R、S信号高电平有效状态转换图同步RS触发器Qn+1的卡诺图RSQn0100011110

×

×

1

1

1

三、特性表、特性方程及状态转换图0000101010101011010110001111×0×1Qn+1QnSR特性表特性方程RS=0(约束条件)CP=1期间有效R=0S=101R=×S=0R=0S=×R=1S=0一、电路组成DQQ1S1RC1CPQQ1DDC1CP5.3.2同步D触发器二、逻辑功能DQQ1S1RC1CP称为D功能特点：Qn+1跟随D信号变化不变Qn×0置0置101011说明Qn+1DCP同步D触发器功能表

工作原理★CP=0时，触发器不受D端输入信号的控制。保持原状态不变，★CP=1时，触发器可接受D端输入的信号，其状态翻到和D的状态相同。三、特性表和特性方程同步D触发器Qn+1的卡诺图DQn01010

0

1

10

1D=1D=0D

=

0D=1状态转换图Qn+1=D无约束条件特性方程CP=1期间有效001101010011Qn+1QnD特性表

00001111一、电路结构QQ1JJC1CP1KK逻辑符号5.3.3同步JK触发器QQG1G2JKG3G4CPQQG1G2JKG3G4CP功能表

二、逻辑功能称为JK功能，即JK=00时，保持；JK=11时，翻转；J

K时Qn+1值与J相同。1说明Qn+1KJCP不变Qn00置0010翻转11置1101不变Qn××0Qn工作原理★CP=0时，G3、G4被封锁，都输出1，触发器保持原状态不变。★CP=1时，G3、G4解除封锁，输入J、K端的信号可控制触发器的状态。特性表

同步JK触发器Qn+1的卡诺图JKQn0100011110

0

0

1

1

1

1

0

0三、特性表和特性方程状态转换图0

1J=0K=×J=1K=×J=×K=0J=×K=110011111110100110001110000K010100Qn+1QnJ无约束条件特性方程CP=1期间有效同步触发器在CP=1期间接收输入信号，如输入信号在此期间发生多次变化，其输出状态也会随之发生翻转，这种现象称为触发器的空翻。空翻现象限制了同步触发器的应用。5.3.4同步触发器的空翻

5.4边沿触发器

掌握TTL边沿JK触发器、维持阻塞D触发器、T触发器和T′触发器、CMOS边沿触发器的逻辑功能和特性方程。

主要要求：

理解边沿触发器的触发方式。

Edge-TriggeredFlip-Flop边沿触发器只能在时钟脉冲CP上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在CP上升沿(或下降沿)时刻翻转。在CP的其他时间内，电路状态不会发生变化，这样就提高了触发器工作的可靠性和抗干扰能力。边沿触发器没有空翻现象。边沿触发器主要有边沿JK触发器、维持阻塞D触发器、CMOS边沿触发器等。边沿触发器

基本

RS

触发器输入信号接收门

G3、G45.4.1TTL边沿JK触发器逻辑符号一、电路结构★CP=0时，G3、G4被封锁，与门A和D被封锁，同时Q3=Q4=1触发器保持原稳定状态不变。★CP由1负跃到0时，触发器的状态根据J、K

端的输入信号翻转。★CP由0正跃到1时，触发器状态不变。二、逻辑功能特性方程CP下降沿到达时刻有效功能表

↓说明Qn+1KJCP不变Qn00置0010翻转11置1101不变Qn××0↑Qn二、逻辑功能三、集成边沿JK触发器CT74LS112介绍CT74LS112逻辑符号1×××00Qn××111在CP↓时刻执行JK功能Qn11↓11101↓11010↓11保持Qn0

0↓11异步置11×××01异步置00×××10说明Qn+1KJCPSDRD不允许CT74LS112功能表异步置0端RD和异步置1端SD输入的置0、置1信号优先于

CP和J、K端的输入信号。如RD=SD

=0时，Qn+1=Qn

=1

，这既不是0状态，也不是1状态。因此，在使用CT74LS112时，这种情况是不允许的。触发器工作时，应取RD=SD=1。三、集成边沿JK触发器CT74LS112介绍CT74LS112逻辑符号CT74LS112功能表

在RD=

SD=1时，触发器在CP下降沿到达时刻才能接收J、K端的输入信号。RD和SD端输入的信号对触发器的控制作用优先于CP和J、K端的信号。1×××00Qn××111在CP↓时刻执行JK功能Qn11↓11101↓11010↓11保持Qn0

0↓11异步置11×××01异步置00×××10说明Qn+1KJCPSDRD不允许[例]已知边沿JK触发器CT74LS112的CP、J、K、RD和SD端的输入波形，试画出输出端Q

的波形。设触发器的初始状态为Q=0态。RDCPSDJK解：Q111001110111111100105.4.2维持阻塞D触发器一、逻辑功能

QQ1DDC1CP逻辑符号

特性方程CP上升沿到达时刻有效不变Qn×其他置0置10101说明Qn+1DCP功能表

[例]已知维持阻塞D触发器CT74LS74的时钟脉冲CP和D端输入信号的波形，试画出触发器输出Q

和Q的波形。设触发器的初始状态为Q=0。Q01解：1001DCP2345Q二、集成维持阻塞D触发器CT74LS74介绍CT74LS74逻辑符号CT74LS74功能表1××00Qn×011置01111保持0011异步置11××01异步置00××10说明Qn+1DCPSDRD不允许置1异步置0端RD和异步置1端SD的置0、置1信号对触发器的控制作用优先于CP和D的信号。CT74LS74工作时，不允许RD和SD同时取0，应取RD=SD=1。由JK触发器或D触发器构成，主要是用来简化集成计数器的逻辑电路。QQTT逻辑符号QQC1CP1TC11TCP上升沿触发下降沿触发T触发器是根据T端输入信号的不同，在时钟脉冲CP作用下具有翻转和保持功能的电路。T´触发器是指每输入一个时钟脉冲CP，状态变化一次的电路。它实际上是T触发器的翻转功能。5.4.3T触发器和T´触发器保持翻转QnQn01↓说明Qn+1TCP功能表

一、JK触发器构成T和T´触发器QQTT触发器C11JCP1KQQC1CP1JT´触发器1KT=1特性方程特性方程翻转Qn1↓说明Qn+1TCP功能表

二、D触发器构成T和T´触发器QQC1CP1DT´触发器特性方程特性方程QQTT触发器C11DCP=15.5主从触发器

主要要求：掌握主从触发器的触发方式、逻辑符号、逻辑功能和特性方程，会画工作波形。

了解触发器各种逻辑功能间的转换方法。理解触发器及其简单应用电路的分析方法。Master-SlaveFlip-Flop为了提高触发器的工作可靠性，要求在CP的每个周期内触发器的状态只能变化一次，因此，常采用主从结构的触发器。主从触发器

主从触发器的工作特点是：CP=1期间，主触发器接收输入信号；CP=0期间，主触发器保持CP之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在CP到达后翻转。

QQFF2SRFF1CPQMQMCP1S1RC11S1RC1一、电路组成5.5.1主从RS触发器从触发器主触发器给主从触发器提供反相时钟信号，使它们在不同的时段交替工作。QQ1SSC1CP1RR表示时钟触发沿为下降沿一、电路组成5.5.1主从RS触发器QQFF2SRFF1CPQMQMCP1S1RC11S1RC1综上所述，主从触发器状态只能在CP到达时发生翻转，其它时刻则保持不变。至于状态如何翻转，则由CP之前最后的输入信号值决定。

主从RS触发器工作原理★CP到达时，CP

=

0，CP

=1。主触发器被封锁，并保持

CP到达之前的状态不变。这时从触发器工作，因此QM=

0时，Q置

0；QM=

1时，Q置

1，即Q=

QM，从触发器翻转到与主触发器相同的状态。★CP=0期间，主触发器被封锁，保持CP到达之前的状态不变，Q

=

QM，主从RS触发器状态保持不变。二、逻辑功能★CP=1期间，CP=0，主触发器接收输入信号，从触发器被封锁，使主从RS触发器状态保持不变。1工作封锁0工作封锁10QQFF2SRFF1CPQMQMCP1S1RC11S1RC1R从S从QQ1JJC1CP1KK1RQQJKG1GQMQMCP1S1RC11SC1G2&&1表示时钟触发沿为下降沿从触发器主触发器特性方程5.5.2主从JK触发器CP到达时有效5.5.3主从JK触发器的一次翻转现象

为了避免产生错误的一次翻转，要求在CP=1期间J、K端的输入信号保持不变。

指在CP=1期间，J、K端的输入信号不论变化多少次，主触发器的状态只能变化一次。一次翻转误翻转(一)触发器五种逻辑功能的比较(二)不同逻辑功能间的相互转换(三)

触发器的应用与分析举例

讨论与练习

(一)触发器五种逻辑功能的比较无约束，但功能少无约束，且功能强令J=K=T即可令J=K=1即可D功能10Qn+110DQn+1=

DT功能QnQnQn+110TJK功能Qn10

QnQn+111011000KJQn+1=

JQn+

KQnT´功能(计数功能)在J=K=1时，只有CP输入端，无数据输入端。来一个CP翻转一次。Qn+1=QnRS功能不定01

QnQn+111011000SRQn+1

=

S

+

RQnRS

=

0(约束条件)(二)不同逻辑功能间的相互转换1.JK

D2.JK

T、T´因此，令J=K=D已有Qn+1=JQn+KQn欲得Qn+1=DQQCPDC11J1KQQC11J1KQQCP1C11J1KTCP转换方法(1)写出待求触发器和给定触发器的特性方程。(3)画出用给定触发器实现待求触发器的电路。(2)比较上述特性方程，得出给定触发器中输入信号的接法。3.D

JK已有Qn+1=D欲得Qn+1=JQn+KQn因此，令4.D

T已有Qn+1=D欲得Qn+1=已有Qn+1=D欲得Qn+1=Qn因此，令D=Qn因此，令D=QQCPC11DQQCPC11DTQQCPJC11DK5.D

T´★触发器由门电路构成，因此，门电路的应用注意事项在这里都适用。例如，TTL触发器的输入端悬空相当于输入高电平，而CMOS触发器的输入端不允许悬空。应用注意★实际工作中，应根据需要选定触发器的功能和触发方式。例如：同步触发器通常只用于数据锁存，而构成计数器、移位寄存器时一般要用边沿触发器。(三)触发器的应用与分析举例

Q2Q11D1DFF1FF2石英方波振荡器4MHzC1C1CP[例1]下图为分频器电路，设触发器初态为0，试画出Q1、Q2的波形并求其频率。CP解：C1CPfQ1=fCP/2=2MHz，fQ2=fCP/4=1MHzCPQ10Q20Q1C1对

CP二分频对

CP四分频两个

D

触发器均构成

CP触发的计数触发器1010RDSDQ1JSD