存储器和并口扩展解析

会计学1存储器和并口扩展解析

引言片内的资源如不满足需要，需外扩存储器和I/O功能部件：系统扩展问题，内容主要有：(1)外部存储器的扩展

（外部存储器又分为外部程序存储器和外部数据存储器）(2)I/O接口部件的扩展图5.1单片机最小系统第1页/共102页图5.2设备扩展示意图第2页/共102页按其功能通常把系统总线分为三组：

1.地址总线（AdressBus,简写AB）:A0-A15

2.数据总线(DataBus，简写DB):D0-D7

3.控制总线（ControlBus，简写CB）

/PSEN访问代码空间

/WR/RD访问数据空间

MCS-51数据存储器和程序存储器的最大扩展空间各为64KB第3页/共102页系统扩展结构如下图:图5.3三总线示意图第4页/共102页某一时刻，只允许有一个发言者，但可以有多个听众。总线没有记忆能力，信息只能在有限的时间内停留。听众的多少取决于总线的驱动能力。单片机工作特点在计算机系统中，数据发送方可称为发言者，数据接收方可称为听众。某些单元永远是听众，而某些单元有时是听众，有时是发言者。第5页/共102页

总线是由导线构成的，在总线上的信息是由数据输出方输出的逻辑电平，导线的性质决定了在总线上各点的逻辑电平是一致的；如果同一时刻有多个设备试图向总线输出信号，势必会造成总线逻辑电平的混乱，影响信号的正确传输；同一时刻所有连接在总线上的数据接收设备都会根据总线逻辑电平得到相同的信号输入；1、某一时刻，只允许有一个发言者，但可以有多个听众第6页/共102页

总线由导线构成，它永远保持当前输出设备正在输出的逻辑电平，而无法记录当前时刻之前的任何逻辑电平信息；信息在总线上停留的时间，取决于当前输出设备输出信息的持续时间，这一时间一般来说都是很短的；2、总线没有记忆能力，信息只能在有限的时间内停留第7页/共102页

当总线保持逻辑高电平或逻辑低电平时，所有连接到总线上的信息接收设备都会消耗功率，总线电平的提供者必须要有足够的驱动能力来满足这些功率的消耗；一个总线上能够连接多少接收设备，取决于该总线保持逻辑电平的能力，即总线的驱动能力；3、听众的多少取决于总线的驱动能力第8页/共102页

1、听众必须具有记忆能力，即具有锁存功能；计算机总线的工作原理要求由于总线没有记忆能力，而且信号维持时间很短，对于需要总线信号维持时间较长的设备，必须要自行添加锁存器，使得信号能够在脱离总线的情况下被单独的保存；最常用的锁存器就是D触发器；第9页/共102页

总线上某一时刻只允许有一个发言者，否则会造成逻辑混乱；2、发言者必须首先获得发言权；

总线上往往又存在很多设备，其中信息发送设备也不止一个；此时就必须要在每个信息发送设备与总线之间添加三态门作为输入缓冲，利用三态门的开启使某个设备获得发言权。第10页/共102页计算机中的两个重要概念输出锁存：采用锁存器使听众具有记忆能力。输入缓冲：采用三态门，将发言者接入总线。小结：在计算机系统中输出锁存和输入缓冲有何作用？第11页/共102页MCS-51由于受引脚数目的限制，数据线和低8位地址线复用。

为了将它们分离出来，需要外加地址锁存器，从而构成与一般CPU相类似的片外三总线，见图5-5。MCS-51单片机系统扩展的关键问题第12页/共102页图5.5第13页/共102页

地址锁存器一般采用74LS373，采用74LS373的地址总线的扩展电路如下图。5－3第14页/共102页1、以P0口作为低8位地址/数据总线。

2、以P2口的口线作高位地址线。

3、控制信号线。 *使用ALE信号作为低8位地址的锁存控制信号。 *以/PSEN信号作为扩展程序存储器的读选通信号。 *以/EA信号作为内外程序存储器的选择控制信号。 *由/RD和/WR信号作为扩展数据存储器和I/O口的读选通、写选通信号。尽管MCS-51有4个并行I/O口，共32条口线，但由于系统扩展需要，真正作为数据I/O使用的，就剩下P1口和P3口的部分口线。第15页/共102页5.1.1存储器分类、常用存储芯片及其选择半导体存储器的分类如图，按使用功能可分为两大类：随机存取存储器(RandomAccessMemory)，简称RAM;只读存储器(ReadOnlyMemory)，简称ROM。第16页/共102页5.1.1存储器分类、常用存储芯片及其选择

ROM用于存放固定程序和常数，在使用过程中，只能读出存储的信息而不能随机写入，掉电后存储的信息不会丢失。ROM可以分为以下几种：掩膜ROM（MASKROM）：其中的信息是在芯片制造时由厂家写入的，一旦写入就不能再更改，而只能读出。第17页/共102页5.1.1存储器分类、常用存储芯片及其选择可编程ROM（OneTimeProgramableROM）：在出厂时，ROM里面未写入信息，用户可以根据需要采用一定设备将程序和数据写入ROM中，一且写入就不能再更改，不能满足用户需要修改程序的要求。与ROM一样，它适合于大批量使用。第18页/共102页5.1.1存储器分类、常用存储芯片及其选择可擦除PROM(ErasableProgrammableROM)。EPROM在出厂时是未编程的，用户可以对其进行编程。若EPROM中写入的信息有错或需修改，则可先用紫外线光对准芯片上的石英窗口照射20分钟左右，即可擦除原有信息，以恢复出厂时的状态，然后可以再次编程写入。对于编程好的EPROM，为防止光线照射，常用遮光胶纸贴于窗口上。EPROM可以多次擦除和再写入，特别适合于研制和开发。第19页/共102页5.1.1存储器分类、常用存储芯片及其选择电可擦除ROM（ElectricallyErasableProgrammableROM）它是利用电来改写的可编程只读存储器，能以字节为单位擦除和改写。当需要改写某存储单元的信息时，只要让电流通入该存储单元，就可以将其中的信息擦除并重新写入信息，而其余未通入电流的存储单元的信息仍然保留。这种操作，在用户系统中即可进行，而不需专用的编程器编程。第20页/共102页5.1.1存储器分类、常用存储芯片及其选择FLASHROM：属于E2PROM的一种，是一种特殊的、以大区块进行擦除的ROM。传统E2PROM以字节为单位擦除，写入速度慢，而FLASHROM以多个字节构成的区块为单位进行一次性擦除，速度快；第21页/共102页5.1.1存储器分类、常用存储芯片及其选择RAM用于存放运行程序、数据和中间结果，它是一种在使用过程中通过程序可随机地对任意的存储单元进行读出或写入信息的存储器，因此又叫读/写存储器。这种随机读、写的特点使它成为计算机中最基本的、也是应用最多的存储器。从制造工艺的角度看，可把RAM分为双极型和MOS型两种。前者存取速度高，但功耗大，集成度低，故在微型机中几乎都用后者。MOS型RAM又可分为三类:第22页/共102页5.1.1存储器分类、常用存储芯片及其选择动态RAM(DynamicRAM)。它的存储单元以电容为基础，电路简单，集成度高。但是电容中存储的电荷由于漏电会逐渐丢失，即存储的信息会丢失。因此，它需要定时刷新，控制较复杂，适合于大存储容量的微型计算机。第23页/共102页5.1.1存储器分类、常用存储芯片及其选择静态RAM(staticRAM)。它的存储电路以双稳态触发器为基础，状态稳定，可以静态工作，只要不掉电，信息就不会丢失。因此，它不需要定时刷新;存储器的控制信号简单，工作速度快，但是集成度低，适合于不需大存储容量的微型计算机。第24页/共102页5.1.1存储器分类、常用存储芯片及其选择典型存储器芯片RAM芯片：6116：CMOSSRAM2Kx8Bit6264：CMOSSRAM8Kx8Bit62256：CMOSSRAM32Kx8BitROM芯片：2716：NMOSEPROM2Kx8Bit2764：NMOSEPROM8Kx8Bit27256：NMOSEPROM32Kx8Bit第25页/共102页5.1.1存储器分类、常用存储芯片及其选择存储器指标与选择原则类型：ROM、RAM根据设计意图选定RAM或ROM，ROM用于固化程序，对于产品开发宜于选用EPROM；RAM有SRAM和DRAM之分。由于对SRAM不需刷新操作，电路连接简单，扩充灵活，可靠性高，而且一般SRAM的引脚与同容量的EPROM兼容，因此在存储器容量较小的系统中广泛选用SRAM。存储容量：8KB、32KB、64KB一般根据系统和用户程序的规模确定整个存储器的容量。由于单片存储器芯片容量有限，往往需要多片组成，因此对于单片机系统，通常选择单片容量较大、位数不需扩展的存储器芯片。第26页/共102页5.1.1存储器分类、常用存储芯片及其选择存储器的速度：7ns、8ns、10ns、70ns存储器的速度必须和CPU的读写速度相匹配。一般应尽量根据CPU的速度来选定存储器芯片的速度，一方面使电路连接简单，另一方面同时也可充分发挥CPU的高速功能。存储器的功耗一般，对功耗要求高的场合，应选用CMOS型器件。价格：32KBSRAM~￥10第27页/共102页5.1.1存储器分类、常用存储芯片及其选择常用芯片SRAM61166116是一种典型的CMOS型SRAM，其容量为2KB。6116的结构分为存储矩阵、地址译码和读/写控制三部分。第28页/共102页5.1.1存储器分类、常用存储芯片及其选择存储矩阵6116芯片的容量为2Kx8位，即它有2048个存储单元，每个存储单元字长为8位，故6116芯片内有16384个基本存储电路。为了节省内部译码电路，将它们排列成128X128的矩阵形式，它是存储器存储信息的载体。第29页/共102页5.1.1存储器分类、常用存储芯片及其选择地址译码由于存储体是矩阵式的结构，所以地址译码电路分成行地址译码和列地址译码。由A4-A10译码产生128根行选择线Xi(i=0,…,127);由A0-A3经译码产生16根列选择线Yj(j=0,…,15)，每条列选择线同时控制8位。根据外部地址输入，存储器内部通过译码电路选中被访问的存储单元，以便进行“读”或“写”。第30页/共102页5.1.1存储器分类、常用存储芯片及其选择读/写控制RAM的输入/输出与计算机的数据总线相连。CPU对RAM进行读操作时，被访问的存储单元中的信息应读出(输出)到外部数据总线上来;CPU对RAM进行写操作时，数据总线上的内容应写入(输入)到被访问的存储单元中。当CE=0，OE=0，WE=1时，为读出操作;当CE=0，OE=1，WE=0时，为写入操作;其他情况下，输入/输出的三态门呈高阻态。第31页/共102页5.1.1存储器分类、常用存储芯片及其选择6116的引脚A0~A10：地址引脚；I/O0~I/O7：数据引脚；VCC、GND：电源引脚；CE：片选信号引脚；WE：写入有效信号引脚；RD：读出有效信号引脚；第32页/共102页5.1.1存储器分类、常用存储芯片及其选择6116芯片的工作方式：写入方式。其条件是:CE=0,WE=0,OE=1。操作结果是D0-D7上的内容输入到A0-A10所指定的存储单元中。读出方式。其条件是:CE=0,WE=1,OE=0。操作结果是A0-A10所指定的存储单元内容输出到D0-D7上。低功耗维持方式，这是一种非工作方式，当CE=1时，芯片处于这一方式。此时，器件电流仅为20uA左右，为系统断电时用电池保持RAM的内容提供了可能性。第33页/共102页5.1.1存储器分类、常用存储芯片及其选择6264第34页/共102页5.1.1存储器分类、常用存储芯片及其选择62256第35页/共102页5.1.1存储器分类、常用存储芯片及其选择EPROM27162716是典型的NMOS型2KB的EPROM；其内部结构同样分为存储矩阵、地址译码和读/写控制三部分；其工作方式与SRAM6116非常类似，只是工作状态较复杂。第36页/共102页5.1.1存储器分类、常用存储芯片及其选择2716的引脚VCC、VSS、VPP：电源引脚；A0-A10：地址引脚；D0-D7：数据引脚；OE：输出有效信号引脚；CE/PGM：片选有效/编程脉冲信号引脚；第37页/共102页5.1.1存储器分类、常用存储芯片及其选择2716的工作状态读方式这是2716芯片通常使用的方式，此时两个电源引脚VCC和VPP都接至+5V。当从2716芯片的某个单元中读数据时，先通过A0-A10接收来自CPU的地址信号，然后使CE和OE都有效，于是经过一段延迟时间，D0-D7便送出该地址所指定的存储单元的内容。第38页/共102页5.1.1存储器分类、常用存储芯片及其选择未选中在OE=1时，不论CE状态如何，2716芯片均未选中，因此D0-D7呈高阻状态。等待在CE=1时，2716芯片处于等待状态。此时，2716芯片的功耗由525mW下降到132mW，只有读状态的四分之一。在此状态下，D0-D7呈高阻态。编程VPP=+25V，CE=1，把要写入数据的单元地址和数据分别送到地址总线和数据总线上，向OE端送一个52ms宽的正脉冲，就可以将数据写入指定的单元中。全部2K字节的编程时间约100s。第39页/共102页5.1.1存储器分类、常用存储芯片及其选择编程检查为了检查编程时写入的数据是否正确，通常在编程过程中包含检查操作。在一个字节的编程完成后，电源的接法不变，CE、OE均为低电平，则同一单元的数据就在数据线上输出，以便与输入数据进行比较，检查编程的结果是否正确。编程禁止在编程过程中，只要使该芯片的CE=0,编程就立即禁止。第40页/共102页5.1.1存储器分类、常用存储芯片及其选择2764、27256第41页/共102页5.1.1存储器分类、常用存储芯片及其选择小结：ABUS，DBUS，CBUS/CE(chipenable)：片选线/OE(outputenable)：输出允许6264读操作：/CE1=0且CE2=1且/OE=06264写操作：/CE1=0且CE2=1且/WE=02764读操作：/CE=0且/OE=0第42页/共102页5.1.1存储器分类、常用存储芯片及其选择缓冲器缓冲器主要用于CPU总线的缓冲，以增加总线驱动负载的能力。常用的有单向缓冲器74LS244和双向缓冲器74LS245。74LS24474LS245第43页/共102页5.1.1存储器分类、常用存储芯片及其选择74LS244一片244分为两组，每组4位，对应输入分别为1A1-1A4和2A1-2A4对应输出分别为1Y1-1Y4和2Y1-2Y4；/G1和/G2分别是两组的三态使能控制端，低电平有效。若把/G1和/G2相连接，则一片244即为一个8位的单向缓冲器。这种缓冲器常用于地址或控制信号的缓冲。第44页/共102页5.1.1存储器分类、常用存储芯片及其选择74LS245245是一个8位双向缓冲器；/G为使能控制端，低电平有效；DIR为方向控制端。当/G=0、DIR=0时，数据由B到A，当/G=0,DIR=1时，则数据由A到B。当/G=1时，A和B均处于高阻态。245常用作数据缓冲器，也可用作单向缓冲器，用于地址或控制信号的缓冲。第45页/共102页5.1.1存储器分类、常用存储芯片及其选择锁存器由于MCS-51的P0口是分时复用的地址/数据线，因此必须利用锁存器将地址信号从地址/数据总线中分离出来，得到低8位地址A0~A7。这种锁存器也可作为数据锁存器，锁存CPU输出的数据。常用锁存芯片有74LS373、74LS273等。74LS37374LS273第46页/共102页5.1.1存储器分类、常用存储芯片及其选择74LS373数据锁存（电平触发型，透明式锁存器）/OC：输出有效G(C)：输入有效第47页/共102页5.1.1存储器分类、常用存储芯片及其选择74LS273上升沿触发型锁存/CLR：清零信号CLK：上升沿触发信号第48页/共102页5.1.1存储器分类、常用存储芯片及其选择373与273的区别373是电平触发，即在G为高电平时触发D触发器；273是上升沿触发，在CLK的上升沿处触发D触发器；373输出有三态门作为缓冲，即存在高阻态；而273则没有；第49页/共102页5.1存储器的扩展5.1.1存储器分类、常用存储芯片及其选择5.1.2MCS-51单片机片外三总线的形成5.1.3存储空间分配和片选信号产生方法第50页/共102页5.1.2MCS-51单片机片外三总线的形成MCS-51单片机系统存储空间格局和特点从物理上可以分为片内、片外两个区域；片外区域在逻辑上可以分为ROM和RAM两个区域；访问这两个逻辑区域所用的控制信号和访问指令都是不一样的；外部设备在逻辑上一般划归RAM区域，通过访问RAM的方式来访问外部设备；空间类型对象控制信号访问指令代码空间ROM,E2PROM/PSENMOVC数据空间RAM/RD,/WRMOVXIO空间A/DD/A并行口等/RD,/WRMOVX第51页/共102页5.1.2MCS-51单片机片外三总线的形成三总线的形成片外三总线为数据、地址、控制总线，MCS-51的片外三总线构成方式如图；地址总线A0-A15由P0、P2共同构成；数据总线D0-D7由P0构成；控制总线由ALE、/PSEN、/WR、/RD构成，访问不同逻辑空间时使用不同信号；第52页/共102页5.1.2MCS-51单片机片外三总线的形成P0、P2和P3口在三总线中分别担任什么角色？ALE的作用是什么？低8bits地址什么时候锁入74LS373？/PSEN,/RD,/WR的作用是什么？小结第53页/共102页5.1.2MCS-51单片机片外三总线的形成程序存储器基本扩展方法第54页/共102页5.1.2MCS-51单片机片外三总线的形成例：片外扩展1片27128A，16KB的EPROM第55页/共102页5.1.2MCS-51单片机片外三总线的形成程序存储器访问时序什么是时序？访问程序存储器的控制信号（1）ALE

（2）/PSEN

（3）/EA

如果指令是从片外EPROM中读取，ALE用于低8位地址锁存，/PSEN接外扩EPROM的/OE脚。第56页/共102页从外部程序存储器执行除了MOVX外的指令第57页/共102页从外部程序存储器执行MOVX指令第58页/共102页5.1.2MCS-51单片机片外三总线的形成数据存储器基本扩展方法第59页/共102页5.1.2MCS-51单片机片外三总线的形成片外扩展1片6116，2KB的SRAM第60页/共102页

外扩数据存储器的读写操作时序1.读片外RAM操作时序

RD第61页/共102页2.写片外RAM操作时序

写是CPU主动把数据送上P0口总线。故在时序上，CPU先向P0口总线上送完8位地址后，在S3状态就将数据送到P0口总线。

第62页/共102页5.1存储器的扩展5.1.1存储器分类、常用存储芯片及其选择5.1.2MCS-51单片机片外三总线的形成5.1.3存储空间分配和片选信号产生方法第63页/共102页5.1.3存储空间分配和片选信号产生方法存储空间分配存储空间是计算机资源之一分配存储空间：指确定存储芯片或接口芯片地址（范围）的过程。如6264芯片，内含8KB，即8192个存储单元。给6264分配存储空间的含义是确定其每个存储单元的地址。第64页/共102页5.1.3存储空间分配和片选信号产生方法片选信号的产生方法片选信号（/CS,/CE）的作用：决定每个器件是否具有使用总线的权利。片选信号的产生方法：直接接地法、线选法、译码法1、直接接地法地址线A12－A0：用于片内译码，达到选择某个特定单元的目的。地址线A15，A14，A13为无关态。第65页/共102页5.1.3存储空间分配和片选信号产生方法访问6264的有效地址？由于系统地址总线中A13-A15未使用，因此访问6264的有效地址为：A15A14A13A12A11－A8A7―A4A3―A0XXX0000000000000……XXX0010000000000……XXX1111111111111第66页/共102页5.1.3存储空间分配和片选信号产生方法情况1：A15A14A13A12A11－A8A7―A4A3―A0

0000000000000000……

00011111111111116264芯片首地址：0000H6264芯片末地址：1FFFH第67页/共102页5.1.3存储空间分配和片选信号产生方法情况2：A15A14A13A12A11－A8A7―A4A3―A0

0010000000000000……

00111111111111116264芯片首地址：2000H6264芯片末地址：3FFFH第68页/共102页5.1.3存储空间分配和片选信号产生方法依次类推可得：6242共有8块存储地址，占用了全部数据空间0000H－1FFFH2000H－3FFFH4000H－5FFFH6000H－7FFFH8000H－9FFFHA000H－BFFFHC000H－DFFFHE000H－FFFFH6242共有8块存储地址，即存在重复地址，它占用了全部数据空间！第69页/共102页5.1.3存储空间分配和片选信号产生方法2、线选法直接利用单根地址线作为片选信号。例：采用线选法扩展两片8KBROM以及8KBRAM6264和2764都是8KX8的存储器，它们都有13根地址线A0-A12；用剩余3根地址线A13-A15分别作片选信号；A13(P2.5)连2764(1)和6264(1)的片选端；A14(P2.6)连2764(2)和6264(2)的片选端。第70页/共102页5.1.3存储空间分配和片选信号产生方法访问6264（1）的地址约束条件为：

A15(P2.7) A14(P2.6) A13(P2.5) X X 0由于有两根地址线未使用，故可选择的地址空间为：0000H－1FFFH，4000H－5FFFF，8000H－9FFFH,C000H－DFFFH这四个存储区是重叠的，例如，地址0000H,4000H,8000H,C000H都对应6264（1）中的同一个地址单元，即地址重叠了，其他几片与此类似。所以用线选法实现片选，其存储单元地址不是唯一的。第71页/共102页5.1.3存储空间分配和片选信号产生方法访问6264（2）的地址约束条件为：

A15(P2.7) A14(P2.6) A13(P2.5) X 0 X由于有两根地址线未使用，故可选择的地址空间为：0000H－1FFFH，2000H－3FFFF，8000H－9FFFH,A000H－BFFFH可见对于两片6264来说，地址空间0000H－1FFFH和8000H－9FFFH是重叠的，因此不能使用这一范围的地址来访问片外RAM，否则会出现两个6264都被选中的情况，会造成逻辑错误。片外2764的地址空间情况与6264相同。第72页/共102页5.1.3存储空间分配和片选信号产生方法3、译码法多根地址线经过译码器、简单逻辑电路、可编程逻辑阵列处理后产生片选信号。地址译码法又有部分译码和全译码两种方式。第73页/共102页5.1.3存储空间分配和片选信号产生方法全译码除存储器芯片所用地址线与CPU的地址线对应相连外，未用的地址线全部参加译码，通过地址译码器产生存储器的片选信号。第74页/共102页5.1.3存储空间分配和片选信号产生方法3-8线译码器74LS138第75页/共102页5.1.3存储空间分配和片选信号产生方法双2-4线译码器74LS139第76页/共102页5.1.3存储空间分配和片选信号产生方法访问6264（1）的地址约束条件为：/CE=/Y0 A15(P2.7) A14(P2.6) A13(P2.5) G B A 0 0 06264(1)的地址范围为0000H－1FFFH第77页/共102页5.1.3存储空间分配和片选信号产生方法访问6264（2）的地址约束条件为：/CE=/Y0 A15(P2.7) A14(P2.6) A13(P2.5) G B A 0 0 16264(2)的地址范围为2000H－3FFFH6264(1)和6264(2)的地址空间都是唯一的，不存在重复地址。第78页/共102页5.1.3存储空间分配和片选信号产生方法16根地址线中低13位（A0－A12）用于片内译码，高3位（A13、A14、A15）用于片选译码。全部地址线参与了译码，6264不再存在重复地址！第79页/共102页5.1.3存储空间分配和片选信号产生方法如图所示的片外存储器扩展方法，各存储器的地址空间为：2764(1)：程序存储空间0000H-1FFFH（/Y0）2764(2)：程序存储空间2000H-3FFFH（/Y1）6264(1)：数据存储空间0000H-1FFFH（/Y0）6264(2)：数据存储空间2000H-3FFFH（/Y1）第80页/共102页5.1.3存储空间分配和片选信号产生方法部分译码部分译码是指，未用的高位地址线部分参加译码，其译码输出分别连到不同的片选端。情况1：采用A15、A14参与译码，A13未使用：第81页/共102页5.1.3存储空间分配和片选信号产生方法情况2：采用A15、A13参与译码，A14未使用：第82页/共102页5.1.3存储空间分配和片选信号产生方法线选法：简单，芯片之间的地址不连续，存在重叠区；译码法：略复杂；部分译码存在重复地址；全译码不存在重复地址，存储空间地址资源利用率高。使用方法：多采用部分译码方法；首选高位地址进行译码；多采用简单逻辑门电路，和可编程器件（CPLD）实现。第83页/共102页例采用译码器法扩展2片8KBEPROM，2片8KBRAM。EPROM选用2764，RAM选用6264。共扩展4片芯片。扩展接口电路见图。第84页/共102页可见译码法进行地址分配，各芯片地址空间是连续的。各存储器地址范围如下：第85页/共102页外扩存储器电路的工作原理及软件设计

1.单片机片外程序区读指令过程

2.单片机片外数据区读写数据过程例如，把片外1000H单元的数送到片内RAM50H单元，程序如下：

MOVDPTR，#1000H

MOVXA，@DPTR

MOV50H，A

例如，把片内50H单元的数据送到片外1000H单元中，程序如下：

MOVA,50H MOVDPTR,#1000H

MOVX

@DPTR,A第86页/共102页MCS-51单片机读写片外数据存储器中的内容，除用MOVXA,@DPTR和MOVX@DPTR,A外，还可使用MOVXA,@Ri和MOVX@Ri,A。这时通过P0口输出Ri中的内容（低8位地址），而把P2口原有的内容作为高8位地址输出。例：将程序存储器中以TAB为首址的32个单元的内容依次传送到外部RAM以7000H为首地址的区域去。第87页/共102页DPTR指向标号TAB的首地址。R0既指示外部RAM的地址，又表示数据标号TAB的位移量。本程序的循环次数为32，R0的值：0～31，R0的值达到32就结束循环。程序如下：

MOV P2,#70H MOV DPTR,#TAB

MOV R0,#0AGIN: MOV A,R0 MOVC A,@A+DPTR MOVX @R0,A INC R0 CJNE R0,#32,AGINHERE: SJMP HERETAB: DB……

第88页/共102页5.1.3存储空间分配和片选信号产生方法数据空间和程序空间的合并ROM＝程序存储器？RAM＝数据存储器？区分程序存储器和数据存储器的本质是什么？第89页/共102页5.2并口的扩展I/O(输入/输出)接口是MCS-51与外设交换数字

信息的桥梁。I/O扩展也属于系统扩展的一部分。MCS-51真正用作I/O口线的只有P1口的8位I/O线

和P3口的某些位线。在多数应用系统中，MCS-51单片机都需要外扩

I/O接口电路。第90页/共102页I/O接口的功能I/O接口电路应满足以下要求：1.实现和不同外设的速度匹配大多数的外设的速度很慢，无法和µs量级的单片机速度相比。单片机只有在确认外设已为数据传送做好准备的前提下才能进行I/O操作。想知道外设是否准备好，需I/O接口电路与外设之间传送状态信息。

第91页/共102页2.输出数据锁存由于单片机工作速度快，数据在数据总线上保留的时间十分短暂，无法满足慢速外设的数据接收。I/O电路应具有数据输出锁存器，以保证接收设备接收。3.输入数据三态缓冲输入