计算机组成原理第4章-总线技术

本章内容学习目标§4.1概述§4.2总线的设计与实现§4.3总线控制第4章---总线技术§4.5总线标准§4.4总线的性能指标明细原理，掌握过程§4.6总线结构第4章总线技术----4.1概述4.1.1总线概述CPU内存网卡显卡声卡键盘/鼠标（1）这些部件如何进行连接呢？（2）如果其中的某些部件损坏了，买来新的能否兼容呢？思考CPU

插件板M.M

插件板I/O插件板总线的感性认识BUS第4章总线技术----4.1概述由于总线与其上所挂的部件是物理相连的，但是从逻辑上有：

①输入、

②输出、

③断开三种状态，所以总线上的部件需要通过由一些三态门和缓冲寄存器组成的接口与总线连接。传输线包括：

①信息线、

②电源线、

③地线等。总线是计算机系统中各个部件之间（甚至各个系统之间）传递信息的一组共享的电导线。英文名字：BUS。第4章总线技术----4.1概述1、概念定义每一根导线负责传输一个电脉冲信号，这个信号就代表一位二进制数据。若干根导线就可以同时传输若干位二进制数据。

总线一般由传输线

+接口

+总线控制器组成。组成数据总线地址总线控制总线第4章总线技术----4.1概述2、特性总线具有以下4方面特性：功能特性：指总线中的每一根传输线具有特定的功能

定义（1）.功能特性按照所传输信息的性质分，总线分为：

①地址总线、

②数据总线

③控制总线。按照连接的部件分，总线分为：

①系统总线（也叫处理器总线）②输入/输出总线（即I/O总线）。按照在计算机系统中的位置分总线分为：

①片内总线、②底板总线、③板间总线和④通信总线。123第4章总线技术----4.1概述2、特性总线具有以下4方面特性：定义（2）.物理特性物理特性又称机械特性，指总线的物理连接标准，包括：

①插头和②插座的几何形状与尺寸、③引脚的数量与排列方式、④固定方式等。对于通信总线，根据所传数据的位数又可以将其分为：

①串行总线(一根线)

②并行总线（多根线）通过总线，计算机各部件间进行各种数据和命令的传送！第4章总线技术----4.1概述2、特性总线具有以下4方面特性：定义（3）.电气特性电气特性定义每根传输线上信号的传递方向和有效电平范围。按照允许信息传输的方向分，总线分为：

①单向总线和

②双向总线。双向总线又分为：全双工和半双工。全双工是指同一时刻允许信息分别沿两个方向传输，半双工是指同一时刻只允许信息沿一个方向传输而另一个方向的信息传输要等到下一时刻。第4章总线技术----4.1概述定义（3）.电气特性电气特性定义每根传输线上信号的传递方向和有效电平范围。2、特性总线具有以下4方面特性：通常规定：

①送入微处理器的信号为输入信号（IN），

②从微处理器发出的信号为输出信号（OUT）。地址总线为输出信号线数据总线为双向信号线控制总线中既有输出信号线，又有输入信号线，但都是单向的例如第4章总线技术----4.1概述定义（3）.电气特性2、特性总线具有以下4方面特性：将总线中高电平定义为“逻辑1”，称为正逻辑；将低电平定义为“逻辑1”，称为负逻辑。电气特性定义每根传输线上信号的传递方向和有效电平范围。大多数总线信号采用正逻辑，但是也有个别总线信号采用负逻辑。CPU输出信号输入信号TTL电平高电平：3.6~5V低电平：0V~2.4V第4章总线技术----4.1概述定义（4）.时间特性2、特性总线具有以下4方面特性：时间特性规定了每一根传输线上的信号在什么时间内才是有效的，即总线上各种信号的时序关系。时间特性可以用信号时序图来表示。任一时刻，只能有一个方向的信息流动，不允许有相向行为。即可以一发一收一发多收,不可以多发一收多发多收第4章总线总线----4.1概述第4章总线技术----4.1概述（5）.最最基本特性2、特性总线具有以下4方面特性：定义设备M设备N挂接在总线上的主设备，在任意时刻只允许有一个主设备向总线上即利用总线传输信息时要保证信息的唯一性（即不能有一个以上发送数据规律设备M设备N器件向总线发送信息）第4章总线技术----4.1概述在这种系统中，每一个时刻只能有一个总线主（或控制器）占用总线，其他总线主（或控制器）输出的地址、数据、控制信号必须浮空（处于高阻状态），这样系统才能正常工作。反之，如果信号只有两种状态，连在总线上的不同总线主输出信号状态不一致，信号相互钳制，系统便无法工作。何谓三态？请举例说明总线为什么需要三态？答：所谓三态即高电平状态、低电平状态和高阻状态。在计算机系统中，信号的传输是通过总线进行的。总线上往往连接有多个总线主设备，CPU、DMA或者多个CPU。或者说系统通常是包含DMA控制器的系统或者是多主系统。CPUCPUDMA12挂在总线上的器件，一般具有“三态”特性，三态：第高电平低电平（与总线）断开（不高也不低）输出输入高阻态（不输入也不输出）三种状态情形1情形2通过“三态”来实现总线通信的唯一性（3）三态门输出端的逻辑高电平和逻辑低电平输出随输入和电路本身的逻辑决定，（输入）缓冲器AAA三态门/三态缓冲器控制端1：三态门开通0：三态门关断当控制端=名称符号控制逻辑123指输出有三种状态:逻辑高电平(TTL逻辑+5V，即逻辑‘1’)逻辑低电平(TTL逻辑0V,即逻辑‘0’)高电阻状态三态门由一个控制线进行控制，有的为高电平有效，而有的为低电平有效，有效时输出随输入而变化，无效时则成高阻状态。三态门12有两个输出，一个是原值，另一个是非值名称符号控制逻辑3第4章总线技术----4.1概述了解1、片内总线：它位于微处理器芯片内部，故称为芯片内部总线。用于微处理器内部ALU和各种寄存器等部件间的互连及信息传送。

CPU

芯片生产厂家决定。用户看不见，摸不到，掌控不了。速度极快，几乎不需要时间来衡量。单总线双总线三总线特点片内总线结构分为4.1.2总线的分类第4章总线技术----4.1概述2.系统总线板/卡CPU总线缓冲控制器存储器I/0CPUI/O接口板/卡公共存储器板/卡系统总线上传送的信息包括数据信息、地址信息、控制信息，因此，系统总线包含有三种不同功能的总线，即数据总线DB（DataBus）

地址总线AB（AddressBus）和控制总线CB（ControlBus）。

系统总线计算机各大部件（CPU、内存、I/O接口）之间的信息传输线。第4章总线技术----4.1概述称为“数据总线宽度”。8/16/32/64位（与机器字长、存储字长有关）CPU内存...DBB、C、一组（多根）、双向A、2.系统总线计算机各部件（CPU、内存、I/O接口）之间的信息传输线。（1）数据总线DB①

定义：用来传输各个部件之间的数据信息。②特点&理解第4章总线技术----4.1概述（2）地址总线AB①定义：一组用来指出数据总线上的数据所对应的内存单元地址或I/O

外设地址的总线。②

特点与理解：称为“地址总线宽度”。8/16/32位（CPU可访问的存储空间大小为2n）CPU内存I/O外设A、一组（多根），单向，由CPU发出。B、C、......AB第4章总线技术----4.1概述一根/多根，单向/双向CPU内存I/O外设可由CPU发出，也可以由其他部件发出。A、B、C、（3）控制总线CB①

定义：各个功能部件之间相互协调工作的控制信号。②

特点与理解：Cpu读内存信号：RDCpu写内存信号：WR外设向CPU发出的中断请求信号。CB...指令和数据均放在内存里。从形式上看，它们都是二进制代码，所以人工很难区分出这些代码是指令还是数据。然而CPU却能识别这些二进制代码：它能准确地判别出哪些是指令字，哪些是数据字，并将它们送往相应的地方。注：第4章总线技术----4.1概述

3.外总线：也称通信总线。用于两个系统之间的连接与通信，如两台微机系统之间、微机系统与其他电子仪器或电子设备之间的通信。

PC机1RS-232监视器电路故障维修测试仪

IEEE-488通信总线外总线不是微机系统本身固有的，只有微型机应用系统中才有。连接串行传输设备或计算机间通信的RS-232总线。连接智能仪器仪表的IEEE-488通用接口总线连接外设的小型计算机系统接口SCSI总线连接打印机的Centronics总线第4章总线技术----4.1概述设备总线又称为外总线，它是指微型计算总线上。设备总线控制器微处理器存储器模块外设1外设2外设3外设4系统总线设备总线

机系统之间、微型机与外设之间的总线。外总线通常通过总线控制器挂接在系统第4章总线技术----4.1概述第4章总线技术----4.2总线的设计与实现0、总线结构总线的设计与实现主要关注的是采用何种总线结构，选择总线结构需要综合考虑：

①通信带宽、

②成本

③及可靠性等因素。典型的总线结构有：

①单总线结构

②多总线结构。1.单总线结构框图单总线（系统总线）

CPU

M.M

I/O接口

外部设备1

外部设备2

I/O接口…

外部设备n

I/O接口…第4章总线技术----4.2总线的设计与实现2.双总线结构---面向CPU的双总线结构框图中央处理器CPUI/O总线M总线主存储器

M.MI/O接口

外部设备1

外部设备2……I/O接口I/O接口

外部设备n第4章总线技术----4.2总线的设计与实现2.双总线结构---以存储器为中心的双总线结构框图

M.M存储总线系统总线

CPU

I/O接口

外部设备1…

外部设备n

I/O接口…第4章总线技术----4.2总线的设计与实现2.双总线结构---另一种双总线结构第4章总线技术----4.2总线的设计与实现主存总线I/O总线I/O接口设备n

……I/O接口设备0

CPU主存通道3.三总线结构---结构1第4章总线技术----4.2总线的设计与实现主存总线DMA总线系统总线CPU

主存设备1设备n高速外设I/O接口I/O接口I/O接口……3.三总线结构---结构2第4章总线技术----4.2总线的设计与实现局域网系统总线CPUCache局部总线扩展总线接口扩展总线Modem串行接口SCSI主存3.三总线结构---结构3主存扩展总线接口局域网SCSI多媒体CPU调制解调器串行接口FAX系统总线局部总线高速总线扩展总线图形Cache/桥2023/1/314.四总线结构第4章总线技术----4.2总线的设计与实现打印机接口显示器接口软盘接口硬盘接口CPU总线

RAM

ROM键盘接口键盘硬盘软盘显示器打印机微型计算机总线结构示意图第4章总线技术----4.2总线的设计与实现5.微型计算机总线结构示意图第4章总线技术----4.3总线的控制4.3.1总线仲裁1、总线的基本特性电子计算机的总线具有两个特性：发送的互斥性和接受的共享性。为了协调总线上各个部件对总线的争用、避免发生总线冲突，必须有一个

总线控制器来对总线的使用进行分配和管理。拥有总线控制权的总线部件，称为总线的主部件。被主部件访问的部件称为从部件。Bus设备1设备n当总线上有多个候选的主部件同时申请使用总线时，必须有一个总线控制机构按照某种策略（优先次序）对申请进行裁决，这就叫做总线仲裁。第4章总线技术----4.3总线的控制4.3.1总线仲裁2、总线仲裁定义如果总线仲裁逻辑基本上集中在一处，就称为如果总线仲裁逻辑分散在总线上的各个部件中，则称为

②分布式总线仲裁。分类

①集中式总线仲裁串行链接/链式查询定时查询/计数器定时查询独立请求3.集中式总线仲裁方式（1）链式查询方式（菊花链查询方式）总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS

-总线忙BR-总线请求BG-总线同意I/O接口1第4章总线技术----4.3总线的控制链式查询方式（菊花链查询方式）特点：①

总线授权信号BG串行地从一个I/O设备传送到下一个I/O设备。③

设计简单：采用很少的几根线，就可按一定的优先级实现总线仲裁。易于扩充设备。④

若第J个设备中的接口电路出现故障，则第J个之后的都无法正常工作。即对电路故障很敏感。②

优先级固定：离“总线控制部件”最近的优先级最高，最远的优先级最低。故优先级通过物理上的排队电路来实现的。⑤

若优先级高的设备频繁发出请求，则优先级低的设备可能很长时间都无法得到总线控制权。第4章总线技术----4.3总线的控制（1）链式查询方式（菊花链查询方式）（2）计数器定时方式BS

-总线忙BR-总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址

0I/O接口1计数器设备地址

13.集中式总线仲裁方式第4章总线技术----4.3总线的控制计数器定时方式特点

④

若从中止点开始，则每个设备的优先级相等。

⑤

可通过程序来设置计数器初值，动态来改变其优先级。即可编程。????①

仲裁器接收到请求信号以后，在BS线为“0”的情况下，让计数器开始计数，计数值通过一组地址线发向各个设备。

②每个设备接口都有一个“设备地址判别电路”，当地址线上的计数值与请求总线的设备地址相一致时，该设备将BS线置为1，获得了总线的使用权，此时中止计数查询。

③若从0开始，各个设备的优先级次序同“链式查询法”相同，此时优先级的顺序是固定的。（谁的地址小，谁的优先级就最高）（2）计数器定时方式第4章总线技术----4.3总线的控制（3）独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-总线同意BR-总线请求排队器排队器总线请求BRi每个设备有独立的总线同意BGi仲裁器内设置排队电路；根据一定的优先级原则进行仲裁，以决定响应哪个设备。可编程；3.集中式总线仲裁方式第4章总线技术----4.3总线的控制第4章总线技术----4.3总线的控制4.3.2总线通信控制1、总线的通信控制总线通信中，发出数据的部件称为源部件，接收数据的部件称为目的部件。为了完成一次有效的通信，源部件与目的部件之间需要进行一系列有时序限制的操作。为此，通信双方需要“感知”对方的操作及操作效果，这个“感知”由总线通信控制来实现的。Bus设备1设备n第4章总线技术----4.3总线的控制4.3.2总线通信控制2、总线的通信控制分类总线通信控制的方法只要分两大类：无须感知和需要感知。无须感知表示通信双方是相互信任的、是心有灵犀的，每一个通信步骤都会在规定的时间内正确完成。如果通信双方不能完全相互信任，那么就需要感知了。基于“无须感知”观点进行总线通信控制的通信称为同步通信，基于“需要感知”观点进行总线通信控制的通信称为异步通信。第4章总线技术----4.3总线的控制4.3.2总线通信控制3、同步通信含义通信双方采用统一时钟来控制数据的传送。①

强制性同步，采用统一时钟；简单易控制。②

对于每一个操作，每一时间都有明确的规定，显得比较“死板”。③

必须按照工作速度最慢的部件来设计时钟。④

当各个模块的存取时间相差较大时，会大大损失总线的工作效率。⑤

适用于总线长度较短，各模块部件存取时间比较一致的场合。同步通信是指参与通信的两个部件之间的信息传送是由定宽、定距的时标来控制的。每隔一个时标，源部件就向总线发送一个数据，而不去对目的部件是否收到数据进行确认；同样地，目的部件每隔一个时标就对总线进行采样来获取数据，而不去确认数据是否已发出，也不向源部件确认收到的数据是正确的。特点同步式数据输入时序T1总线传输周期T2T3T4

时钟

地址

读命令数据时间地址线上出现地址读命令有效数据线上出现数据主模块发出地址主模块发读命令从模块提供数据主模块撤销读命令第4章总线技术----4.3总线的控制T1总线传输周期T2T3T4

时钟

地址

写命令数据同步式数据输出时序第4章总线技术----4.3总线的控制第4章总线技术----4.3总线的控制4.3.2总线通信控制4、异步通信含义异步通信是指参与通信的两个部件需要“感知”对方的操作，这个“感知”是通过“握手”信号实现的。异步通信主要应用于：

①工作速率不同的部件之间相互通信或者

②通信线路受到干扰的场合。分类异步通信的“握手”协议分为：

①单边控制②双边控制单边控制是指通信过程是由源部件或目的部件控制双边控制是指通信过程由源部件和目的部件共同控制第4章总线技术----4.3总线的控制4.3.2总线通信控制4、异步通信异步单边控制不互锁方式半互锁方式全互锁方式没有公共时钟；采用握手方式，即请求应答方式；相互通信的设备其工作速度参差不齐。请求信号主设备回答信号从设备√√√特点信号的钳制！当主模块发出请求时（Request），一直等待从模块反馈回来“响应”（Acknowledge）信号后，才开始通信。为此，需要主、从模块之间增加两条应答线（握即手交互信号线Handshaking）异步双边控制第4章总线技术----4.3总线的控制

发送方用系统时钟前沿

发信号。

接收方

用系统时钟后沿

判断、识别。（1）采用公共时钟；（3）既有同步特征，又有异步特征。特点T1T2T3T4TW（1-N）等待状态TW是公共时钟的整数信。5、半同步通信（同步、异步结合）允许不同速度的模块和谐工作，增加一条“等待”响应信号

WAIT√√√举例说明同步方式引入异步应答：以固定时钟周期作为时序基础，引入异步的应答思想精髓规定解释同步异步宏观上按同步通信组织通信过程，局部上用异步应答方式实现通信双方速度的配合。每个操作只能在固定时钟确定的一定时刻发生（同步通信的特征）控制信号的时间间隔却是可变长的（这是异步通信的特征）。当然时间间隔的长度必须是时钟周期的整数倍，这样就兼顾了同步通信和异步通信的优点含义（2）加入等待机制，有等待信号线（WAIT）或“就绪(READY)”响应信号

；第4章总线技术----4.3总线的控制4.3.2总线通信控制5、半同步通信（同步、异步结合）T1主模块发地址T2主模块发命令…T3主模块检测“READY”信号T4从模块撤销数据，主模块撤销命令Tw

若“READY”为低电平，插入一个等待周期TWTw

若“READY”为低电平，插入一个等待周期TW小结（同步通信、异步通信、半同步通信共同点）②主模块通过总线向从模块发送地址和命令③从模块按照命令进行读数据的准备④从模块经总线向主模块提供数据占用总线不占用总线，总线空闲占用总线共同特点①主模块申请总线的使用权不占用总线，总线空闲同步通信、异步通信、半同步通信三种通信方式都是从主模块发出地址和读写命令开始，直到数据传输结束。在整个传输周期中，系统总线的使用权完全由占有使用权的主模块和由它选中的从模块占据。一个总线传输周期（以输入数据为例）第4章总线技术----4.3总线的控制6、分离式通信将总线周期分解为两个子周期，充分挖掘系统总线每瞬间的潜力。精髓一个总线传输周期子周期1子周期2主模块申请占用总线，使用完后，放弃总线的使用权。从模块

申请占用总线，将各种信息送至总线上。主模块设备A设备BBus主/从主/从规定第4章总线技术----4.3总线的控制分离式通信特点1.各模块有权申请占用总线4.采用同步方式通信，不等对方回答3.各模块准备数据时，不占用总线2.总线被占用时，无空闲5.适用于大型计算机系统

设备A设备BBus主/从主/从Pc机充分发挥了总线的有效占用第4章总线技术----4.3总线的控制由统一时标

控制数据传送。充分挖掘系统总线每瞬间

的潜力。同步通信

半同步通信

7.总线通信的三种方式小结同步、异步结合。分离式通信异步通信采用应答方式，没有公共时钟标准通信方式典型特征第4章总线技术----4.3总线的控制4.3.2总线通信控制1.总线的位宽第4章总线技术----4.4总线的性能指标S100为8位ISA为16位EISA为32位PCI-2可达64位总线宽度不会超过微处理器外部数据总线的宽度经验：总线一次同时传送的信息位数或所需的线数。即一次操作可以传输的数据位数。主要是指数据总线的数目。例如，ISA总线的数据总线位宽是16位，地址总线的位宽是24位。评价总线性能的优劣总线的位宽直接影响总线的传输率（吞吐量）。2.总线的工作时钟频率第4章总线技术----4.4总线的性能指标控制总线中的时钟信号线所提供的时钟频率。如:

ISA和EISA总线为8MHz，PCI总线为33.3MHz。3.标准传输率（总线带宽）例如，总线时钟为8.33MHZ

，则16位总线则标准传输率为:精髓：总线本身所能达到的最高传送速率总线上每秒钟能传输的最大字节量。以MB/S表示8.33M×2B/s=16.66MB/s总线带宽＝总线位宽×总线工作频率/84.总线的负载能力第4章总线技术----4.4总线的性能指标总线上所能连接部件的最大个数。例如，ISA总线的负载能力是8，

PCI总线的的负载能力是3。Bus设备1设备2设备N…物理线路是一组，功能上地址线

与数据线

复用――分时复用。5.总线复用地址线、数据线和控制线三种总线数的总和。6.信号线数7.总线定时协议（握手机制）异步半同步分离式同步依据数据传输采用何种时钟控制，可分为重在理解第4章总线技术----4.5总线的标准4.5.3I/O总线标准举例4.5.1微型计算机系统总线标准4.5.2微型计算机局部总线标准三、总线标准缘由：为适应模块化设计，使各生产厂家的产品具有可组合性和可替换性，需要对总线进行规范，提出一种标准的信息传递通道。ISAEISAVL-BUSPCI模块系统常见总线标准系统模块标准界面定义：系统与各模块、模块与模块之间的一个互联的标准界面。第4章总线技术----4.5总线标准2023/1/31三、总线标准1.ISA(IndustrialStandardArchitecture)工业标准结构总线

①工作频率为8MHz左右②数据线为16位（即16位插槽）；地址线为24位。③最大传输率16MB/sec④可插接显卡，声卡，网卡已及所谓的多功能接口卡等扩展插卡⑤缺点是CPU资源占用太高，数据传输带宽太小基本特性（1）最早的PC机的系统总线是IBM公司于1981年推出的基于准8位机：

PC/XT的总线，称为PC总线。（2）1984年IBM公司推出了16位PC机PC/AT，其总线称为AT总线。然而IBM公司从未公布过他们的AT总线规格，尽管各兼容机厂商模仿出了AT总线，但还是存在某些模糊不清的解释，（3）为了能够更好的合理开发外接插板，由Intel公司、IEEE和EISA

集团联合开发出与IBM/AT原装机总线意义相近的ISA总线

(因此通常我们也把８位和８位／16位兼容的AT总线称为ISA)。历史第4章总线技术----4.5总线标准

GNDI/OCHCKRESETDRVD7+5VD6IRQ2D5

-5VD4DRQ2D3

-12VD2CARDSLCTDD1+12VD0GNDI/OCHRDYMEMWAENMEMRA19IOWA18IORA17DACK3A16DRQ3A15DACK1A14DRQ1A13DACK0A12CLOCKA11IRQ7A10IRQ6A9IRQ5A8IRQ4A7IRQ3A6DACK2A5T/CA4ALEA3+5VA2OSCA1GNDA0

XT总线信号B1A1B10A10

B20A20B31A31PC/XT总线：地址线——A19~A0数据线——D7~D0控制线——21根

ALE 地址锁存允许

IRQ2~IRQ7 中断请求

IOR IO读

IOW IO写

MEMR 存储器读

MEMW 存储器写

DRQ1~DRQ3 DMA请求

DACK3~DACK0 DMA响应

AEN DMA地址允许

T/C DMA计数结束

RESETDRV 复位驱动状态线——3根

I/OCHCK I/O通道校验,输入,0有错

I/OCHRDYI/O通道准备好,输入,TWCARDSLCTD插件板选中信号,输入电源线及其它线——10根ISA总线控制器32位CPU外设1外设216位，8MHZISA系统总线外设3外设4主存储器存储器控制器32位微机系统中的ISA总线常见的286、386、486微型机采用的系统总线是ISA总线（IBMPC/AT总线）第4章总线技术----4.5总线标准三、总线标准图示：（这是一块声卡，它采用16位ISA总线）那是286、386sx时代的故事了……现在新出品的主板上已经几乎看不到ISA

插槽的身影了，但各别也有例外第4章总线技术----4.5总线标准三、总线标准2.EISA(ExtendedIndustrialStandardArchitecture)扩展工业标准结构总线

发展历程①数据线32位；地址线32根②最大传输速率33MB/S④时钟频率8MHZ⑤支持多处理器控制功能和猝发方式传输③与ISA总线完全兼容1988年为了与IBM的MCA技术抗衡，九家计算机厂商联合起来形成EISA集团。EISA集团为配合32位CPU而设计的总线扩展标准。它吸收了IBM微通道总线的精华，在ISA总线的基础上于1988年推出了为32位微机设计的“扩展工业标准结构”EISA总线(ExtendedISA)，基本特性第4章总线技术----4.5总线标准三、总线标准2.EISA(ExtendedIndustrialStandardArchitecture)扩展工业标准结构总线

图示：那是1988年的故事了…..第4章总线技术----4.5总线标准三、总线结构举例3.VL-BUS局部总线结构系统总线ISAEISAVLBUS33MHz的32位数据通路多媒体高速局域网高性能图形调制解调器图文传真8MHz的16位数据通路标准总线控制器CPU主存控制器存储器局部总线控制器

SCSIⅡ控制器……第4章总线技术----4.5总线标准3.VL-BUS发展历程①VESA数据总线宽度为32位，地址总线宽度32位，总线最大寻址空间为4GB。②总线时钟与CPU主频有关，最大不超过40MHz③总线最高传输率132MB／s，支持BurstMode突发传输方式基本特性[1992]EISA是一种支持多处理器的高性能32位标准总线，但由于要兼顾ISA，防碍了EISA总线速度的进一步提高。为打破CPU与外设之间的数据传输瓶颈，提高微机的整体性能VESA(Video

EletronicsStandardAssociation视频电子标准协会)联合60余家公司对PC总线进行创新，推出了VESALocalBus(简称VL总线)局部总线标准VESAv1.0.从VESA局部总线结构上看，局部总线好像是在传统总线和CPU之间又插入了一级，将一些高速外设如网络适配器、GUI图形板、多媒体、磁盘控制器等从传统总线上卸下，直接通过局部总线挂接到CPU总线上，使之与高速CPU相匹配。

第4章总线技术----4.5总线标准三、总线结构举例2.VL-BUS局部总线结构系统总线ISAEISAVLBUS33MHz的32位数据通路多媒体高速局域网高性能图形调制解调器图文传真8MHz的16位数据通路标准总线控制器CPU主存控制器存储器局部总线控制器

SCSIⅡ控制器……VL-BUS依赖于CPU第4章总线技术----4.5总线标准3.VL-BUS抓住机遇，好好学习由于VESA标准总线几乎是486CPU信号的延伸，故VL与486匹配达到最佳，能够充分发挥486微机各部件的性能，因此在486系列微机基本上都采用了VESA总线。由于VESA总线是直接挂在CPU上，在CPU升级或任务变动时都会使得VESA不再适用，例如，VESA不能支持Pentium及其以上的芯片。因此，随着486芯片的衰落，VESA已逐渐消失……1994、1995年风行一时的图形加速卡即采用此设计。那是486时代（1994、1995年）的故事了……第4章总线技术----4.5总线标准三、总线标准4.PCI(PeripheralComponentInterconnect)外部设备互联总线

★[1993~1994]在PCI发布一年之后，英特尔公司紧接着提出64位的PCI总线，它的传输性能达到266MBps，但主要用于企业服务器和工作站领域；由于这些领域对总线性能要求较高，64位/33MHz规格的PCI很快又不够用，英特尔遂将它的工作频率提升到66MHz。★而随着X86服务器市场的不断扩大，64位/66MHz规格的PCI总线理所当然成为该领域的标准，针对服务器/工作站平台设计的SCSI卡、RAID控制卡、千兆网卡等设备无一例外都采用64位PCI接口，乃至到今天，这些设备还被广泛使用.不过，PC领域的32位总线一直都没有得到升级，工作频率也停留于33MHz.[1992~1993]有没有一种既具有VESA局部总线的高数据传输率、又与CPU相对独立、并且功能更强的总线?在多媒体技术应用的需求和硬件发展的推动下Intel与IBMCOMPAQ、AST、HP等100多家公司联合推出PCI局部总线标准。于是1993年，第一台PCI电脑问世。发展历程目前主流的PCI规范有PCI2.0、PCI2.1和PCI2.2三种。

第4章总线技术----4.5总线标准PCI桥路CPU外设1外设2PCI总线外设3主存储器存储器控制器CPU总线标准总线桥路设备设备设备标准总线（ISA、EISA…）PCI总线系统结构示意图将PCI总线转换为标准的总线如：ISAEISAMCAPCI桥路实现了驱动PCI总线所需的全部控制不受CPU控制。第4章总线技术----4.5总线标准4.PCI(PeripheralComponentInterconnect)外部设备互联总线

这是采用PCI总线的显示卡（这是采用PCI总线的网卡）那是1993年前后的故事了……第4章总线技术----4.5总线标准4.PCI(PeripheralComponentInterconnect)外部设备互联总线

PCI界面显示卡第4章总线技术----4.5总线标准AGP插槽5.AGP：（Accelerated-Graphics-Port：加速图形端口）

发展历程

AGP8X标准没有辉煌太长时间，PCIExpress总线的出现宣告PCI和AGP体系将被终结。但由于过渡不可能短时间完成，AGP8X至今在市场上还非常活跃，尤其是在中低端领域还占据着主流地位。命运

1996年，3D显卡出现，揭开3D时代的序幕。由于3D显卡需要与CPU进行频繁的数据交换，而图形数据往往较为庞大，PCI总线显得力不从心，这时

INTEL便在PCI的基础上专门研发出一种针对显卡的总线标准，这就是大名鼎鼎的AGP总线。1996年7月，AGP1.0标准问世。

★1998年5月INTEL发布了AGP2.0版规范。工作频率仍为

66MHZ，但电压降到1.5v。

★2000年8月INTEL发布了AGP3.0规范，工作电压降到0.8v。第4章总线技术----4.5总线标准(这是采用AGP的显卡)5.AGP：（Accelerated-Graphics-Port：加速图形端口）

那是1996～2000年之间的故事了……第4章总线技术----4.5总线标准5.AGP：（Accelerated-Graphics-Port：加速图形端口）

AGP界面显示卡第4章总线技术----4.5总线标准发展6.PCI—ExpressPCI—Express是一种通用的总线规格，它最早由Intel所提倡和推广（也既是之前的3GIO），它最终的设计目的是为了取代现有计算机系统内部的总线传输接口，这不只包括显示接口，还囊括了CPU、PCI、HDD、Network等多种应用接口。从而可以像Hyper—Transport一样，用以解决现今系统内数据传输出现的瓶颈问题，并且为未来的周边产品性能提升作好充分的准备。以往计算机系统的各种设备共用一个带宽，采用了并行互联，这大大影响了系统整体的性能表现，同时并行信号由于相互干扰也严重制约了日后速度的进一步提升。而PCI—E则采用了串行互联方式，以点对点的形式进行数据传输，每个设备都可以单独的享用带宽，从而大大提高了传输速率，而且也为更高的频率提升创造了条件。

从早期80年代的ISA接口的8.33MB/S到90年代PCI接口的133ＭＢ／Ｓ，庞大的数据传输运算的需要，应该有一种全新的接口来取代AGP的地位，这时，拥有4GB/S起始传输速率的PCI—Express面世了。第4章总线技术----4.5总线标准一、单总线结构单总线（系统总线）

CPU

M.M

I/O接口

I/O接口…

I/O接口…不允许同一时刻有两个以上的部件向总线传输信息，系统工作效率低；总线设备之间传输速率不匹配。控制简单、便于扩充、造价低；CPU、存储器、I/O口作为总线设备挂在一条总线上。外部设备1外部设备2外部设备n√√√含义：特点易形成系统的瓶颈第4章总线技术----4.6总线结构二、多总线结构采用多种速率不同的总线，将工作速度相差较大的设备挂在不同的总线上，低速总线作为高速总线的一个设备工作。1.双总线结构主存总线I/O总线（高速总线）（低速总线）通道具有特殊功能的处理器由通道对I/O统一管理

I/O接口设备n

……

I/O接口设备0

CPU主存含义第4章总线技术----4.6总线结构主存总线和DMA总线不能同时对主存进行存取；二、多总线结构2.三总线结构主存总线DMA总线I/O总线

CPU

主存设备1设备n高速外设I/O接口I/O接口I/O接口……任一时刻只能使用一种总线；I/O总线只有在CPU执行I/O指令时才用到。√√√特点第4章总线技术----4.6总线结构特点3.三总线结构（另一种形式）系统总线局部总线扩展总线局域网CPUCache扩展总线接口Modem串行接口SCSI局部I/O控制器主存I/O与主存之间通信不经过CPU

；可以挂接更多的I/O设备；扩展总线与系统总线可进行信息传递。√√√第4章总线技术----4.6总线结构系统总线局部总线高速总线扩展总线主存扩展总线接口局域网SCSI多媒体CPU调制解调器串行接口FAX图形Cache/桥高速设备与CPU联系紧密，也可更加独立的工作；系统模块化程度更加清晰。√√特