数字集成电路课件

1数字集成电路

ADesignPerspectiveIntroductionJanM.RabaeyAnanthaChandrakasanBorivojeNikolicJuly30,2002自我介绍研究方向：数字集成电路设计Email：xin_chen@南航邮箱办公室：4院行政楼414实验室：4院行政楼407我叫陈鑫23本书内容介绍数字集成电路介绍CMOS器件和生产工艺；CMOS反相器和门电路；传输延迟、噪声容限和功耗；时序电路分析；算法、互联和存储器；可编程逻辑阵列；设计方法从本门课程你将学到什么?分别从不同的质量指标，比如成本、速度、功耗和可靠性来对数字电路进行思考、设计和优化。4数字集成电路介绍:数字设计的问题CMOS反相器组合逻辑结构时序逻辑结构设计方法互连:电阻R、电感L和电容C时序行为模块存储器和阵列结构课程要求认真听讲带一本作业本如果有兴趣，多看课外书参考书王志功,集成电路设计,电子工业出版社,2009刘恩科，半导体物理学，国防工业出版社，2008施敏，半导体制造基础，安徽大学出版社，2007施敏，现代半导体器件物理，科学出版社，2001赛因特，集成电路掩模设计：基础版图技术，2006AlanHastings，模拟电路版图的艺术，电子工业出版社，2011李可为，集成电路封装技术，电子工业出版社，2007拉扎维，模拟CMOS集成电路设计，电子工业出版社RabaeyJan，数字集成电路设计，电子工业出版社陈春章，数字集成电路物理设计，科学出版社，2008H.Bhatagra，高级ASIC芯片综合，清华大学出版社，20077介绍大纲什么是IC将来会如何发展？8第一台自动计算机Babbage

DifferenceEngineI（1832）25,000个机械部件总成本17,4709ENIAC–第一台电子计算机(1946)它的计算速度比机电机器提高了一千倍功耗大传言说，每当这台计算机启动的时候，费城的灯都变暗了易损坏每天都有几个管件烧坏，差不多一半的时间功能受损10晶体管的改革第一个晶体管BellLabs,194811首个集成电路的发明Bipolarlogic1960’sECL3-inputGateMotorola1966ASIC发展历程1964年：Intel摩尔提出摩尔定律，预测晶体管集成度将会每18个月增加1倍；1213集成电路发展概况P-IV,手机芯片等P-III专用处理器,虚拟现实机,灵巧传感器16位32位微处理器,复杂外围电路8位微处理器,ROMRAM计数器,复接器,加法器平面器件,逻辑门,触发器结型晶体管和二极管结型晶体管典型产品>50M>10M1M-10M20K-1M1K-20K100-1K1011产品芯片上大约晶体管数目SoCGSI巨大ULSI甚大VLSI超大LSIMSISSI分立元件晶体管工艺200320001990198019711966196119501947年份14

Intel4004Micro-Processor19711000个晶体管1MHz的运算速度15IntelPentium(IV)microprocessorIntel奔腾45500万个晶体管16键合(连接到封装的引脚)封装、成品1920

2007年英特尔推出45nm正式量产工艺，45nm技术是全新的技术，可以让摩尔定律至少再服役10年。集成电路信息家电智能玩具军事电子通信设备移动存贮工控设备智能仪表汽车电子网络设备消费电子军事国防电子商务工业控制集成电路的应用领域集成电路的发展特点

九十年代以来，集成电路工艺发展非常迅速，已从亚微米(0.5到1微米)、深亚微米(小于0.5微米)到超深亚微米或纳米(小于0.25微米)。其主要特点：

特征尺寸越来越小芯片面积越来越大单片上的晶体管数越来越多时钟频率越来越高电源电压越来越低布线层数越来越多

I/O引线越来越多特征尺寸:微米→亚微米→深亚微米,目前的主流工艺是0.35、0.25和0.18微米，0.15微米和0.13微米已开始走向规模化生产；电路规模：SSI→SOC；晶圆的尺寸增加，当前的主流晶圆的尺寸为8英寸，正在向12英寸晶圆迈进；集成电路的规模不断提高，最先进的CPU（P-IV）已超过4000万晶体管，DRAM已达Gb规模；24存储器复杂程度的趋势25微处理器晶体管数目的增长历史1,000,000100,00010,0001,00010100119751980198519901995200020052010808680286i386i486Pentium®Pentium®ProK1BillionTransistorsSource:IntelProjectedPentium®IIPentium®IIICourtesy,Intel微处理器中的摩尔定律40048008808080858086286386486Pentium®procP60.0010.010.1110100100019701980199020002010年晶体管数目(MT)2Xgrowthin1.96years!晶体管数目在领先的微处理器技术中每两年翻一番Courtesy,Intel27芯片尺寸增长40048008808080858086286386486Pentium®procP611010019701980199020002010年芯片尺寸(mm)~7%growthperyear~2Xgrowthin10years为了满足摩尔定律芯片尺寸增长了14%Courtesy,Intel28频率P6Pentium®proc486386286808680858080800840040.111010010001000019701980199020002010年频率(Mhz)技术领先的微处理器每两年频率翻一番Doublesevery

2yearsCourtesy,Intel29功耗P6Pentium®proc486386286808680858080800840040.1110100197119741978198519922000年功率(Watts)技术领先的微处理器功率持续增长Courtesy,Intel30功率问题将是一个主要问题5KW18KW1.5KW500W40048008808080858086286386486Pentium®proc0.111010010001000010000019711974197819851992200020042008年功率(Watts)功率输出和损耗将会受到抑制Courtesy,Intel31功率密度40048008808080858086286386486Pentium®procP611010010001000019701980199020002010年功率密度(W/cm2)HotPlateNuclearReactorRocketNozzle功率密度太高以至于只能让接头处于低温Courtesy,Intel32不止微处理器数字移动电话市场(手机配备)19961997199819992000单元48M86M162M260M435MAnalogBasebandDigitalBaseband(DSP+MCU)PowerManagementSmallSignalRFPowerRF(数据来源于德州仪器)手机数字设计的挑战

“微观难题”•超高速设计内部互连•噪声，串扰•可靠性，工艺性•功率损耗•时钟分配每一项看起来都有点困难

“宏观问题”•上市时间•成千上万的门•高水平的抽象•复用IP:可移植性•可预见性•等………还有很多问题需要解决!µDSMµ1/DSM?DSM=deepsubmicron34生产力的趋势1101001,00010,000100,0001,000,00010,000,000200319811983198519871989199119931995199719992001200520072009101001,00010,000100,0001,000,00010,000,000100,000,000LogicTr./ChipTr./StaffMonth.xxxxxxx21%/YpoundProductivitygrowthratex58%/YpoundedComplexitygrowthrate10,0001,0001001010.10.010.001每块芯片上的逻辑晶体(M)0.010.11101001,00010,000100,000复杂度(K)Trans./Staff-Mo.Source:Sematech复杂性超过设计生产力复杂度Courtesy,ITRSRoadmap35为什么存在差距?以每代0.7的技术缩水随着每一代芯片可以整合两倍甚至更多的功能，而芯片的成本并没有明显提高。成本以一个平方函数概率下降但是…如何设计芯片使其拥有越来越多的功能?工程设计的人数并没有每两年就翻倍…因此，需要更有效地设计方法基于SoC的设计方法提高EDA的设计效率分工更加细化SoC是什么？SoC（SystemonaChip),系统芯片，片上系统，单芯片系统。它是一种实现复杂系统功能的超大规模集成电路。系统芯片SoC不仅包括复杂硬件电路部分，而且包含软件部分。复杂硬件电路一般内含一个或多个芯核（特指微处理器MPU、微控制器MCU或数字信号处理器DSP等作为软件执行载体的特殊IP核），而且在设计中大量复用第三方的IP核。一般采用超深亚微米工艺技术来实现。集成电路走向系统芯片37SoCSystemOnAChip系统芯片SoC结构示意图SoC设计方法包括三个方面39①软硬件协同设计：系统芯片需从系统出发，主要体现在系统的定义与描述、软硬件评估函数与划分算法、协同分析验证与测试、综合与优化、可测性与功耗管理设计技术等等。SoC设计方法包括三个方面40②深亚微米设计：首先面临的是时序收敛问题（timingclosure），原来对性能影响次要的二级物理效应成为不可忽视的因素，需要更精确的器件与连线模型；原来器件延迟是主要延迟，现在连线延迟是主要部分，而且在后端物理设计才能准确知道，造成了将前端设计与后端设计分离的传统IC设计方法会由于设计迭代过程不收敛而导致设计失败。亚深微米设计方法必须把前端的上层设计与后端的物理设计集成。再者就是信号完整性问题、可靠性分析。SoC设计方法包括三个方面41③IP复用与互连：由于IP可能来自不同的设计者，为了使各家开发的IP模块可以被广泛采用，产生了一些国际组织来协调IP标准核互连方案的制定，如虚拟插座接口联盟（VSIA）成立了系统级设计、IP保护、片内总线、混合信号设计、实现/验证、制造相关的测试等6个开发工作组来制定设计重用标准。IP核是什么？IP（IntellectualProperty）：知识产权①有独立功能的、经过验证的集成电路设计；②为了易于重用而按嵌入式要求专门设计；③面积、速度、功耗、工艺容差上都是优化的；④符合IP标准。三种IP特点比较43

什么是SoPC44SoPC(SystemonProgrammableChip)称为可编程片上系统技术,实现载体是FPGA。SoPC技术2002年由FPGA器件厂商Altera公司提出，这项技术的目标是将一个完整的电子系统实现在一块FPGA中。SoPC的设计同样以IP为基础，以HDL语言为形式，依靠EDA工具，采用自顶而下的方法自动设计。45行为行为综合图形生成逻辑综合布局与布线功能逻辑掩膜版图90年代高层次设计自动化80年代计算机辅助工程70年代计算机辅助设计IC设计方法与工具变革EDA设计流程编码：将要实现的功能用Verilog语言实现。目前Verilog描述层次为RTL（RegisterTransferLevel）级，用Verilog描述寄存器存储二进制数据和寄存器之间的逻辑操作以实现电路功能。注：EDA工具正力图实现更高层次语言例如C语言的电路实现。但是目前还未成熟。EDA设计流程仿真：通过功能仿真验证Verilog代码是否能够正确的功能。EDA设计流程逻辑综合：将Verilog代码综合成门级网表，即用AND，OR等门实现的电路。EDA设计流程形式验证：验证目标电路是否和期望中的电路一致。EDA设计流程静态时序分析：分析时序电路是否能够以期望中的工作频率工作。比如是否能够以500MHz工作或者是400MHz。布局布线：将门级网表映射到物理可实现的版图。EDA设计流程RelationofF&F(无生产线与代工的关系)LayoutChipDesignkitsInternetFoundryFabless设计单位代工单位工艺设计文件(PDK,processDesignkits)53工艺电路模拟用的器件SPICE参数版图设计用的层次定义设计规则T、R、C等原件的通孔（via）、焊盘基本结构的版图与设计工具关联的设计规则检查（DRC,designrulecheck）参数提取（EXTraction）版图电路图对照（LVS，layout-Vs-schematic）54行为行为综合图形生成逻辑综合布局与布线功能逻辑掩膜版图90年代高层次设计自动化80年代计算机辅助工程70年代计算机辅助设计本门课内容数字电路的质量评价集成电路的成本稳定性性能功耗和能耗56集成电路的成本NRE(non-recurrentengineering)非重复性工程成本设计时间和成本，掩膜的生成一次性成本因素重复性成本硅加工、包装、测试与体积成正比与芯片面积成正比57NRE成本在增长58模具成本单芯片晶片From上升到12”(30cm)59每个晶体管成本0.00000010.0000010.000010.00010.0010.010.1119821985198819911994199720002003200620092012cost:¢-per-transistor每个晶体管的制造成本(摩尔定律)60收益61不合格品a

大约为362可靠性―

数字集成电路中的噪声i(t)电感耦合

电容耦合电源和地之间存在的噪声v(t)VDD63电压传输特性V(x)V(y)VOHVOLVM

VOHVOLfV(y)=V(x)开关阈值标称电压值VOH=f(VOL)VOL=f(VOH)VM=f(VM)64逻辑电平映射至电压范围VILVIHVin斜率=-1斜率=-1VOLVOHVout“0”VOLVILVIHVOH未定义区域“1”65噪声容限定义高噪声容限低噪声容限VIHVIL未定义区域"1""0"VOHVOLNMHNMLGateOutputGateInput66再生性有再生性的无再生性的67再生性

一连串的反相器v0v1v2v3v4v5v6模拟响应68可靠性的特点绝对的噪声容限值是具有欺骗性的一个浮动的节点比受低阻抗驱动的节点更容易受到干扰(在电压方面)。抗干扰度是一个更重要的指标–抑制噪声源的能力。关键指标:噪声传递函数、驱动设备的输出设备和接收设备的输入阻抗。69扇入和扇出N扇出N扇入MM70理想的门Ri=¥Ro=0扇出=¥NMH=NML=VDD/2

g

=VinVout71从前的反相器NMHVin(V)Vout(V)NMLVM0.01.02.03.04.05.01.02.03.04.05.0VOHVIHVOLVIL72关键性能指标——延迟tp=(tpLH+tpHL)/273环形振荡器T=2*tp

*N74一阶RC网络voutvinCRtp=ln(2)t=0.69RC50%t=RCtp=ln(9)t=2.2RC10%→90%75功耗瞬时功率:

p(t)=v(t)i(t)=Vsupplyi(t)功率峰值:

Ppeak=Vsupplyipeak平均功率:76能量和能量延迟功率延迟结果(PDP)=

E=每次运算的能量=Pav

tp

能量延迟结果(EDP)=

门的质量标准=Etp

77一阶RC网络voutvinCLR78总结数字集成电路已经走了很长的路，然而仍有一些潜能需要在未来几十年里发掘。接下来所面临一些更有趣的挑战本书的目的在于使得读者在所面临的挑战上和解决问题的方法上得到一个明确的方向。理解设计指标对掌握数字设计至