超大规模集成电路CAD

超大规模集成电路CAD电子科学技术与微电子教研室授课教师：

鲁迎春Luyingc2000@学时：32学分：2☆课程关键词IC：IntegratedCircuit是将系统逻辑与性能的设计要求转化为具体物理版图的过程。具体是指通过一系列特定的加工工艺，将晶体管等有源器件、电容和电阻等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。

VLSI：VeryLargeScaleIntegratedCircuit（万门以上）EDA：

ElectronicDesignAutomationSOC：

SystemonchipSOPC：SystemonprogrammmablechipVDSM：VeryDeepSub-micronFPGA：FieldProgrammmableGatearrayTop-down:自顶向下☆课程的内容与学时分配

章节内容学时讲课学时数实验学时数一VLSI设计的概述33二VLSI设计方法；VLSI设计流程44三硬件描述语言的基本概念和用法；逻辑仿真软件介绍752（Modelsim）四逻辑综合的一般概念和方法；逻辑综合软件介绍642（Synplify/Pro）五可编程逻辑器件基本知识和开发环境QuartusⅡ介绍1064（QuartusⅡ）六SoC基本概念，自动布局布线的基本概念，VLSI设计的发展方向22总学时数32248☆课程的基本要求

掌握VLSI设计的基本概念掌握VLSI设计方法及相关设计流程掌握硬件描述语言在VLSI设计中的使用掌握可编程逻辑器件基本知识和开发环境掌握SOC的基本概念与自动布局、布线的基本流程☆选用教材和参考书目

选用教材：《VLSI设计》，王志功、朱恩编著电子工业出版社主要参考书目：《电子设计自动化与IC设计》李东生编著高等教育出版社《VLSI设计基础》李伟华编著电子工业出版社《VISL设计导论》沈绪榜，杜敏著高等教育出版社《AlteraFPGA/CPLD设计》吴继华，王诚编著人民邮电出版社《FPGA系统设计与实践》黄智伟编电子工业出版社《VerilogHDL实用教程》张明编电子科技大学出版社平时成绩30％出勤、实验（上机、试验）、课后练习考核成绩70％：闭卷笔试授课方式：多媒体教学上课地点、时间：西二410，14～19周实验地点、时间：逸夫楼10楼机房12月24日下午连四节（2：00～6：00）1月8日下午连四节（7：30～11：30）试验内容：Modelsim、Synplify/Pro、QuartusII考试时间：约课程结束后2～3周☆考试应用领域VLSI民用通信学习娱乐军用领域生物科技集成电路世界15强集成电路中国15强著名EDA软件供应商CadenceSynopsysMentorGraphicsAlteraEDA工具MathWorks-Matlabsynplify华大Panda系统-Zeni系列专业词汇（掌握）★.IC-IntegratedCircuit:集成电路★.VDSM-VeryDeepSub-Micron:超深亚微米(<=0.25um)★.ASIC-ApplicationSpecificIntegratedCircuit:专用集成电路★.ASSP-ApplicationSpecificStandardParts:专用标准部件★.VLSI-veryLarge-ScaleIntegration:超大规模集成电路★.EDA-ElectronicDesignAutomation：电子设计自化★.SOC-systemonachip:片上系统★.SOPC-systemonprogrammablechip:可编程片上系统★.IP-IntellectualProperty：指知识产权、著作权★.CPLD-complexProgrammableLogicDevice:复杂可编程逻辑器件★.FPGA-FieldProgrammableGateArray:现场可编程门阵列★.BGA-BallGridArray:球栅阵列★.GAL-GenericArrayLogic:通用阵列逻辑★.GA-GateArray:门阵列★.LUT-Look-UpTable:查找表★.EDIF-ElectronicDesignInterchangeFormat：电子设计网表格式★.NRE-NonRecurringEngineering：非重复性工程成本或一次性工程成本★.P&R-placeandroute:布局布线★.VerilogHDL：一个专用的、高级的、基于文本的设计输入语言★.VHDL：VHSIC硬件描述语言，高级的基于文本的设计输入语言★.DRC－Designrulecheck：设计规