Cadence下原理图的检查,网表的生成处理

第四讲Cadence下原理图的检查，网表的生成

课程简介课程内容：.Cadence下原理图的检查，网表的生成及其它后处理工作。课程目的：掌握原理图检查方法，掌握网表的生成方法及其它后处理方法。

讲座时间：30分钟本节主要内容后处理事宜更改标题栏。更新元件标号。添加PCB封装。DRC检查。网表生成。元件清单生成。更改标题栏用FileOpenProject打开上节所建立工程。注意每页图右下角的标题栏，右上图中是三幅图相同的标题栏，注意图中的红圈部分。我们做相应的修改。只要点击红圈中的部分我们就可以修改该参数。第一页修改后的情况如右下图所示。第二、三页在与第一页做相同修改的情况下，还要修改右下图中画兰圈的部分。就是所属三页图中的第几页。更新元件标号（一）用FileOpenProject打开上节所建立工程。在工程页面上用ToolsAnnotate菜单命令或用下图中红圈中的工具栏命令来实现元件的重新编号。更新元件标号（二）左图是弹出的更新网络标号菜单。注意图中的红圈和兰圈。要想更新元件的编号，要先复位元件的编号到R?或C?或U?等。即先进行红圈操作。确定后会在图中看到，所有的编号都被复位。然后再点击兰圈所圈定的选项确定后就可以看出器件编号被重新编过了。更新编号前后的对比其中U7U6C150C26P3P1R141R14添加PCB封装（一）左图是我们所打开工程样例的第一页图中的部分，按住Ctrl可以选择多个器件，然后点击鼠标右键弹出菜单，注意左图中反色的部分，选择此即可编辑元件的属性。在下面弹出的图面中，拖动下面的滚动条，找到红圈所圈定的PCBFootprint部分，就可以添加PCB封装了添加方法，是选中这几个电容的栏，然后依次输入0603，也可选中这几栏，然后用点击鼠标右侧，在弹出的菜单中选择Edit，再在弹出的对话框中输入封装值。添加PCB封装（二）添加PCB封装（三）逐个修改，完成添加PCB封装工作。对于不确定的封装，可先命名，最后去对应PCB的封装库。DRC的检查（一）在工程图面下用Tools工具菜单下的反色的命令或用上图中红圈中红色对号上的DRC工具按钮，进行DRC检查。DRC的检查（二）右图是常用的拼接式电路图的DRC检查设置。如果是层次图的话还要选择相应的与层次图有关的部分。确定后即可查看输入结果。

DRC的检查（三）依上图SessionLog中的报错情况，找到原理图的相应部分，从右图可以看出，出错的部分已经被绿圈圈住。图中ADDR24的确没有连接网络。图中的nOE也的确没有连接到其它图页上。再次进行相应处理图后DRC检查正确。网络表的生成（一）用Tools工具菜单下的反色部分CreateNetlist命令来实现网表的生成，也可以用上图中红圈中的图标工具按钮来生成网表。网络表的生成（二）在右图中，要生成PADS能识别的PCB网表，一定要注意选择，首先要选择最上面按钮的最后一个，红色圈定的部分Other。然后拖动该图面中的滚动条，如红色圈定的。找到padspcb.dll这个选项，点中即可。确定后即可生成网表。网络表的生成（三）左图中红色所圈定的部分就是所产生的网表文件。左图中兰色所圈定的部分是以上所做DRC检查时生成的DRC检查文件。元件清单的生成按右图进行设定就可生成元件报表清单。下图中反色的部分就是新生成的器件清单元件清单的生成右图是元件清单的列表，以第1项为例，第二个列的21代表元件的数量，接下的所属同一值的电容编号，最后这些电容的统一电容值。